一种微纳机电开关及其制造方法与流程

本发明涉及半导体集成电路制造领域，更具体地说，涉及一种微纳机电开关及其制造方法。

背景技术：

互补金属氧化物半导体(CMOS)的出现为半导体行业的发展提供了强大的动力，在制作微型化、快速、低成本的电子产品方面取得了巨大的成功。随着大规模集成电路的发展，CMOS晶体管的特征尺寸进入纳米级别，CMOS正面临巨大的发展瓶颈，栅极泄漏、短沟道效应、PN结泄漏等极大地阻碍了集成电路的进一步发展。但与此同时，微纳机电开关的出现在很大程度上弥补了半导体开关的不足。微纳机电开关具有体积小、速度快、功耗低等特点，由于物理气隙的存在，其断路时的泄漏电流几乎为零，而且具有延迟效应。随着科技的进步，航空航天、通讯、计算机等高端前沿领域对低功耗微型器件的需求变得尤为迫切，当传统的半导体开关已无法满足这种需求的同时，微纳机电关极可能担当起这一重要使命。

静电驱动型微机电开关结构简单、控制方便，并且其功耗小、响应频率高、便于集成，是目前微纳机电开关的研究热点。阈值电压是静电型微纳机电开关最重要的性能参数，同时也是制约微纳机电开关发展的最大障碍。分析表明，气隙(驱动电极与弹性梁之间的气体间隙)是影响静电微纳机电开关的主要因素之一，在其它参数不变的情况下，气隙值越小，阈值电压越小。传统的静电微纳机电开关多为纵向驱动，工艺复杂且不便于集成，阈值电压高达几十伏特甚至一百伏特以上。

因此，横向驱动型的静电微纳机电开关成为目前的研究趋势。对于横向驱动型的静电微纳机电开关，气隙多由光刻后刻蚀形成，因此光刻的精度成为影响气隙值的主要因素，目前紫外光刻所能达到的最小尺寸在100nm以上，普通的紫外光刻甚至高达500nm，极大地阻碍了微纳机电开关阈值电压的降低。针对上述问题，研究人员将目光投向了更先进的电子束光刻技术，电子束光刻技术能写出精度值在50nm左右的沟槽结构，再小的结构电子束光刻(例如小于20nm)也就无能为力了，而且，该技术的成本相对较高，不适合大规模生产，因此如何进一步减小微纳机电开关的气隙成为亟待解决的工作重点。

针对上述情况，急需提供一种新颖的微纳机电开关及其制造方法，解决目前光刻技术对气隙值的限制。

技术实现要素：

为了解决上述问题，本发明的实施例公开了一种微纳机电开关，包括：半导体衬底；绝缘层，位于所述半导体衬底之上；位于绝缘层之上的浮置的悬梁臂；位于绝缘层之上的一对驱动电极和一对接触电极，其中一对驱动电极位于悬梁臂的两侧并且与悬梁臂之间通过气隙隔离，一对接触电极位于悬梁臂的两侧并且与悬梁臂和驱动电极之间通过气隙隔离。

根据本发明实施例的一个方面，悬梁臂和电极的材料可以包括：多晶硅、掺杂多晶硅、SiGe、SiC、Al、Ti或TiAl中任一种或多种的组合。绝缘层可以包括氧化硅、氮化硅或者氮氧化硅。

根据本发明实施例的一个方面，气隙的大小可以为：1nm-100nm，例如可以是3nm，5nm、7nm或几十nm。

根据本发明实施例的一个方面，悬梁臂的两端分别为第一端和第二端，其中第一端与锚区相接，并且锚区固定于绝缘层上，第二端靠近接触电极。

根据本发明实施例的一个方面，一对驱动电极包括第一驱动电极和第二驱动电极，一对接触电极包括第一接触电极和第二接触电极，并且第一驱动电极和第一接触电极位于悬梁臂的其中一侧，第二驱动电极和第二接触电极位于悬梁臂的另一侧，一对驱动电极与悬梁臂之间的气隙大小等于一对接触电极与悬梁臂之间的气隙大小。

为了解决上述问题，本发明的实施例还公开了一种微纳机电开关的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成绝缘层；在所述绝缘层上形成悬梁臂以及一对驱动和电极和一对接触电极，其中悬梁臂的侧壁和底部被牺牲层包围，一对驱动电极位于悬梁臂的两侧并且与悬梁臂之间通过牺牲层隔离，一对接触电极位于悬梁臂的两侧并且与悬梁臂和驱动电极之间通过牺牲层隔离；去除所述牺牲层从而形成浮置的悬梁臂，一对驱动电极与悬梁臂之间通过气隙隔离，一对接触电极与悬梁臂和驱动电极之间通过气隙隔离。

根据本发明实施例的一个方面，在所述绝缘层上形成悬梁臂以及一对驱动电极和一对接触电极的步骤包括：在所述绝缘层上淀积第一导电层，并图案化为需要的电极，包括一对驱动电极和一对接触电极；在所述电极上淀积牺牲层；在牺牲层上淀积第二导电层，第二导电层嵌入所述一对驱动电极之间的区域和一对接触电极之间的区域；对所述第二导电层、牺牲层以及电极进行平坦化处理，至电极、牺牲层和第二导电层同时露出，平坦化处理后的第二导电层形成为悬梁臂。其中平坦化处理的方法可以包括CMP。

根据本发明实施例的一个方面，一对驱动电极包括第一驱动电极和第二驱动电极，一对接触电极包括第一接触电极和第二接触电极，并且第一驱动电极和第一接触电极位于悬梁臂的其中一侧，第二驱动电极和第二接触电极位于悬梁臂的另一侧，一对驱动电极与悬梁臂之间的气隙大小等于一对接触电极与悬梁臂之间的气隙大小。

根据本发明的一个方面，牺牲层的厚度可以为1-100nm；牺牲层和绝缘层的材料包括氧化硅、氮化硅或氮氧化硅。

根据本发明的一个方面，第一导电层和第二导电层的材料可以包括：多晶硅、掺杂多晶硅、SiGe、SiC、Al、Ti或TiAl中任一种或多种的组合。

本发明立足于现有的工艺条件和手段，设计了一种横向型静电开关结构，并利用创新性的工艺手段有效降低了微纳机电开关的气隙，减小了阈值电压。针对上述情况，本发明结合牺牲层技术和CMP(化学机电研磨)技术，设计了一种新颖的工艺流程，解决了光刻技术对气隙值的限制。利用该发明，可以将微纳机电开关的气隙值缩小到10nm之内甚至接近于零。气隙大小可以取决于牺牲层的厚度，其极限值由牺牲层制备工艺确定，非传统工艺中通常由光刻工艺确定，后者的工艺窗口远远小于前者。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示意性示出了根据本公开的一个实施例微纳机电开关的示意图。

图2-7示意性示出了根据本发明公开的实施例制造图1所示的微纳机电开关各个中间过程中的沿A-A’的切面示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本发明公开的实施例，提供了一种微纳机电开关及其制造方法，通过牺牲层将悬梁臂和之间进行隔离，之后再将牺牲层去除从而得到气隙，由于牺牲层的厚度能够有效调节，因此在将牺牲层去除后得到的气隙宽度也可调节，这样就避免了通过复杂的光刻技术得到气隙，降低了工艺难度。

如图1所示，为根据本发明实施例得到的一个微纳机电开关10的示意图。这个微纳机电开关10设置于半导体衬底100上，衬底100上优选还有一层绝缘层200。在绝缘层200上有浮置的悬梁臂410。在悬梁臂410的两侧有至少一对驱动电极310和一对接触电极320。其中，悬梁臂410和驱动电极310以及接触电极320之间通过气隙500隔离，位于同一侧的驱动电极310和接触电极320通过气隙500隔离，悬梁臂410和绝缘层200之间也通过气隙500隔离。悬梁臂410的其中一端与瞄区600相接，瞄区600一般固定于半导体衬底上；悬梁臂410的另一端靠近接触电极320。

在本发明的实施例中，半导体衬底可以是单晶硅、多晶硅、SiGe、SiC或其他复合半导体材料，本发明的实施例对此不做限制。悬梁臂410、驱动电极310和接触电极320电极的材料可以包括：多晶硅、掺杂多晶硅、SiGe、SiC、Al、Ti或TiAl中任一种或多种的组合。悬梁臂410和电极的材料可以选择相同或者不同。在本发明的一个优选实施例中，悬梁臂410和电极的材料都为多晶硅。绝缘层200的材料可以包括氧化硅、氮化硅或氮氧化硅，在本发明的一个优选实施例中，绝缘层200的材料选择SiO₂,可以通过热氧化的办法形成。气隙的大小可以为：1nm到数十乃至数百nm，其厚度由牺牲层的生长厚度所决定，例如可以是1nm、10nm或100nm均可。

一对驱动电极310包括第一驱动电极和第二驱动电极，和一对接触电极320包括第一接触电极和第二接触电极。其中第一驱动电极和第一接触电极位于悬梁臂410的同一侧，第二驱动电极和第二接触电极位于悬梁臂410的另一侧。一对驱动电极310与悬梁臂410之间的气隙大小等于一对接触电极320与悬梁臂410之间的气隙大小。

该微纳机电开关10的工作原理：初始状态下，驱动电极310和悬梁臂410间无电位差，由于气隙500的存在，开关处于断开状态。当给驱动电极310和悬梁臂410之间施加上电压之后，悬梁臂410在静电力的驱动下向接触电极320方向运动，直到与接触电极320接触，此时开关处于闭合状态。在移除电压后，悬梁臂410的弹力使其恢复到初始位置，开关重新回到断开状态。

以下将结合附图2-7对本发明的一个优选实施例微纳机电开关的制造方法进行详细说明。

如图2所示，首先提供一个半导体衬底100。半导体衬底100优选为单晶硅，还可以是多晶硅、SiGe、SiC或其他复合半导体材料，本发明的实施例对此不做限制。接着在半导体衬底100上形成绝缘层200。形成的绝缘层可以是氧化硅、氮化硅、氮氧化硅或者是其他介质材料，在本发明的一个优选实施例中，通过热氧化的方法在硅衬底上形成SiO₂层200。

接着，如图3所示，在所述绝缘层200上形成在所述绝缘层上淀积第一导电层300，并图案化为需要的电极。第一导电层300的材料可以包括多晶硅、掺杂多晶硅、SiGe、SiC、Al、Ti或TiAl中任一种或多种的组合。图案化第一导电层300的方法可以是常规的方法，例如，在第一导电层上形成预设的光刻胶图案，然后对第一导电层300进行刻蚀，并最后去除光刻胶。第一导电层图案化后成为需要的电极，包括一对驱动电极和一对接触电极，并且一对驱动电极之间的区域和一对接触电极之间的区域对应要形成的悬臂梁。

接着，如图4所示，在整个半导体结构上淀积一层牺牲层700。牺牲层的厚度可以是1nm到数十乃至数百nm，其厚度由牺牲层的生长厚度所决定，例如可以是1nm、10nm或100nm均可。。牺牲层700的材料可以是氧化硅、氮化硅、氮氧化硅或者其他能够通过干法刻蚀掉的材料，在本发明的实施例中优选采用SiO₂。后续该机电开关气隙的大小主要由牺牲层700的厚度决定，而目前SiO₂的生长工艺已经十分成熟，能够生长小于5nm的SiO₂薄膜。这里完全可以根据需要的气隙大小生长合适厚度的SiO₂薄膜。

然后，如图5所示，在牺牲层700上淀积第二导电层400。第二导电层400嵌入所述一对驱动电极之间的区域和一对接触电极之间的区域，用于形成悬梁臂，材料可以是多晶硅、掺杂多晶硅、SiGe、SiC、Al、Ti或TiAl中任一种或多种的组合。在本发明的实施例中，第二导电层400优选采用多晶硅。

接着如图6所示，对所述第二导电层400、牺牲层700以及电极图案300进行平坦化处理，直至电极300、牺牲层700和第二导电层400同时露出后停止平坦化处理。平坦化处理后的第二导电层400形成为悬梁臂410，电极300也成为了驱动电极310和接触电极320。在本发明的一个优选实施例中，采用CMP(化学机械研磨)技术进行平坦化处理，平坦化至电极的顶部以下即可。

最后，如图7所示，通过干法刻蚀将剩余的牺牲层700去除，这样，最后形成的悬梁臂410将浮置于半导体衬底100之上，并且位于至少一对驱动电极310和一对接触电极320之间。一对驱动电极310包括第一驱动电极和第二驱动电极，和一对接触电极320包括第一接触电极和第二接触电极。其中第一驱动电极和第一接触电极位于悬梁臂410的同一侧，第二驱动电极和第二接触电极位于悬梁臂410的另一侧。一对驱动电极310与悬梁臂410之间的气隙大小等于一对接触电极320与悬梁臂410之间的气隙大小。

为了尽可能的减小气隙，本发明提出了一种工艺流程，创新性地将CMP和牺牲层技术结合在一起，有效降低了微纳机电开关的气隙。

本发明的工艺发明的关键点是利用化学机械研磨技术和侧向牺牲层技术形成横向驱动微纳机电开关的气隙，利用i-line光刻形成的气隙极限值为500nm，电子束光刻的极限值则为数十纳米，而本发明的工艺方法能够突破光刻技术的限制，气隙值仅与侧向牺牲层厚度有关，按照目前牺牲层淀积的工艺加工水平，可将气隙值降至个位纳米级别甚至小于1nm，能够极大提高微纳机电开关的性能。

本发明设计的工艺方法工艺简单，用到的均是半导体/MEMS领域最常用工艺手段，不需要特殊的设备和苛刻的条件，能够对气隙的大小进行自由调整而不再受光刻工艺的限制，该发明可以得到很小的气隙值，有效降低静电微纳机电开关的阈值电压，有助于进一步提高微纳机电开关的性能。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。