一种对闪存单元收缩验证的方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种对闪存单元收缩验证的方法。

背景技术：

随着闪存芯片容量的扩大，需要在单位面积中置入更多的闪存单元，针对这种改变往往需要对原有的闪存单元进行尺寸收缩，并使用收缩后的闪存单元组成新的存储阵列，由于新的存储阵列必须进过验证，如果仅仅对存储阵列进行验证只能获得闪存单元的性能，无法获得存储阵列至于芯片中时的整体性能数据，如果为新的存储阵列重新设计芯片后进行流片验证虽然能获得新设计的存储整列所在芯片的整体性能，但是要耗费大量时间和成本。

技术实现要素：

针对现有技术中对不同规格的闪存单元验证存在的上述问题，现提供一种旨在实现于同一芯片版图上对闪存单元进行收缩，以及对收缩后的闪存单元构成的存储阵列进行验证的对闪存单元收缩验证的方法。

具体技术方案如下：

一种对闪存单元收缩验证的方法，应用于芯片版图中对闪存单元的收缩处理，所述芯片版图包括多个原闪存单元组成的多个原存储阵列，其中，

包括以下步骤：

步骤S1、设置一收缩处理的新闪存单元，并将所述新闪存单元替换所述芯片版图上的所述原闪存单元，以形成多个新存储阵列；

步骤S2、提供一组预定器件对每个所述原存储阵列与对应的每个所述新存储阵列之间形成的预定面积差进行填充，以形成一预定规格芯片版图；

步骤S3、根据所述预定规格芯片版图制备对应的芯片。

优选的，所述预定器件为虚拟组件。

优选的，所述虚拟组件分别填充于所述新存储阵列的四周。

优选的，每个所述新存储阵列的宽度边缘均设置有源端间隔；

所述新存储阵列宽度边的所述虚拟组件设置于相邻的所述源端间隔之间。

优选的，每个所述新存储阵列的长度边缘均设置有与长度边相等的所述虚拟组件。

优选的，每上下相邻的所述新存储阵列之间设置有源端扩散层。

优选的，所述源端扩散层的宽度可调节设置。

优选的，每左右相邻的所述新存储阵列之间设置有字线间隔层。

上述技术方案具有如下优点或有益效果：对原芯片版图中的原闪存单元收缩处理后的闪存单元进行验证，采用预定器件填充原存储阵列和新存储阵列之间形成的面积差，以实现对新存储阵列的整体测试。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为本发明一种对闪存单元收缩验证的方法实施例的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

本发明的技术方案中包括一种对闪存单元收缩验证的方法。

一种对闪存单元收缩验证的方法的实施例，应用于芯片版图中部对闪存单元的收缩处理，芯片版图包括多个原闪存单元组成的多个原存储阵列，其中，如图1所示，包括以下步骤：

步骤S1、设置一收缩处理的新闪存单元，并将新闪存单元替换芯片版图上的原闪存单元，以形成多个新存储阵列；

步骤S2、提供一组预定器件对每个原存储阵列与对应的每个新存储阵列之间形成的预定面积差进行填充，以形成一预定规格芯片版图；

步骤S3、根据预定规格芯片版图制备对应的芯片。

在现有的芯片版图中为了测试芯片整体性能，需要对其设置的闪存单元进行验证，以及完成整体性能的测试，但是对于不同规格的闪存单元，需要重新设置存储阵列，以实现对闪存单元的验证，但是单做存储阵列无法实现对整体的芯片版图进行测试，如需进行整体测试验证，则需要重新构建芯片版图解决上述问题，但是重新构建芯片版图成本较高，本发明中通过在原芯片版图中，将定义的新闪存单元替换芯片版图中的原闪存单元，通过在原芯片版图上重新定义新闪存单元的规格，新闪存单元小于原闪存单元，即实现对原闪存单元的收缩，满足使用者在同一芯片版图上构建不同规格的新闪存单元；新闪存单元替换原闪存单元之后，原存储阵列与新存储阵列之间形成面积差，为了实现对整体芯片版图中的存储阵列的测试，因此选用预定器件虚拟组件对形成的面积差进行填充。

优选的，所述预定器件为虚拟组件，需要说明的是虚拟组件的结构与闪存单元一致，但是并不起到闪存单元的作用，进而实现对新闪存单元以及新存储阵列的整体测试验证。

在一种较优的实施方式中，虚拟组件分别填充于新存储阵列的四周。

上述技术方案中，由于新闪存单元小于原闪存单元，因此形成的新的存储阵列与原存储阵列的存在面积差，由于每个新存储阵列和每个原存储阵列中的闪存单元规格都一致，因此新存储阵列为整体缩小，对于缩小的区域可通过虚拟组件进行填充。

在一种较优的实施方式中，每个新存储阵列的宽度边缘均设置有源端间隔；

新存储阵列宽度边的虚拟组件设置于相邻的源端间隔。

在一种较优的实施方式中，每个新存储阵列的长度边缘均设置有与长度边相等的虚拟组件。

在一种较优的实施方式中，每上下相邻的新存储阵列之间设置有源端扩散层。

在一种较优的实施方式中，源端扩散层的宽度可调节设置。

上述技术方案中，根据闪存单元被缩小的范围，可通过调节源端扩散层调节新存储阵列之间的间隔。

在一种较优的实施方式中，每左右相邻的新存储阵列之间设置有字线间隔层。

上述技术方案中，其验证的过程包括对芯片版图中收缩处理后的新闪存单元组成的新存储阵列的性能进行测试。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。