本发明属于电子电路设计技术，尤其涉及一种芯片内高压雷击防护电路。
背景技术：
离散量电路被普遍应用与机电等系统中，系统受雷击后，离散量信号发生突变，由于此时的信号主要表现为高电压和大电流，传统的离散量处理芯片端口耐压能力不足，需外加的雷击防护电路，成本和面积增加。
技术实现要素：
本发明的目的是提出一种芯片内高压雷击防护电路，可以解决现有技术中由于外围电路引起面积和成本增加问题。
芯片内高压雷击防护电路，该电路包括电阻rin、电阻rs、高压二极管dhw、硅控整流器scr和串列结构pmos；硅控整流器scr内部的连接关系为pnp管q1的集电极与npn管q2的基极相连接，pnp管q1的基极与npn管q2的集电极相连接，电阻r1将pnp管q1的基极与发射极相连，电阻r2将npn管q2的基极与发射极相连接，
电阻rin一端输入端口dis连接，另一端分别与二极管dhw的阴极、电阻rs和pnp管q1的发射极相连，电阻rs另一端与pnp管q1的基极以及6个串联的栅源连接的pmos管p1的源极相连，二极管dhw的阳极、npn管q2的发射极和p6的漏极连接至地。
电阻rin，用于限制电流，该电阻可根据实际需要选择合适阻值，典型值可选择1kω～10kω。
电阻rs，用于加速scr结构泄电流，该电阻可根据实际需要选择合适阻值，典型值可选择2ω～10ω。
高压二极管dhw，用于钳位电路；该高压二极管所需耐压值为端口耐压值的120％。
scr结构，用于快速泄放端口电流；
串列结构pmos，采用串列的二极管连接方式，用于电路耐压，保护芯片。
有益效果：
本发明提供的芯片内高压雷击防护电路，利用电阻与scr结构的耐高压特性，保护内部电路，同时节省了外部器件，使电路板级节省了成本，减小了面积，可广泛应用。
附图说明
图1是本发明的电路结构图。
dis-离散量信号，rin-电阻，dhw-高压二极管，rs-电阻，
scr-硅控整流器，pmos-p型金属氧化物半导体
具体实施方式
下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。
雷电信号通常表示为高能量信号，其电压和电流较大，为有效保护内部电路，端口防护电路即需耐受高电压，也需耐受大电流。雷电信号经过端口进入芯片内部后，rin电阻限制了流入后续电流的电流大小，dhw二极管限制了电压大小，scr结构被高压/电流出发后，采用泄电的方式将能量释放完，最后采用成熟技术6xpmosstack限制进入电路内部的电压。
本发明提供的一种芯片内高压雷击防护电路，该电路包括：电阻rin、电阻rs、高压二极管dhw、硅控整流器scr和串列结构pmos；scr内部的连接关系为pnp管q1的集电极与npn管q2的基极相连接，pnp管q1的基极与npn管q2的集电极相连接，电阻r1将pnp管q1的基极与发射极相连，电阻r2将npn管q2的基极与发射极相连接，
电阻rin一端输入端口dis连接，另一端分别与二极管dhw的阴极、电阻rs和pnp管q1的发射极相连，电阻rs另一端与pnp管q1的基极以及6个串联的栅源连接的pmos管p1的源极相连，二极管dhw的阳极、npn管q2的发射极和p6的漏极连接至地。
电阻rin，用于限制电流，实际中，该电阻可根据实际需要选择
合适阻值，典型值可选择1kω～10kω。
电阻rs，用于加速scr结构泄电流，该电阻可根据实际需要选择合适阻值，典型值可选择2ω～10ω。
高压二极管dhw，用于钳位电路；该高压二极管所需耐压值为端口耐压值的120％。
scr结构，用于快速泄放端口电流；
串列结构pmos，采用串列的二极管连接方式，保护芯片。
实际中，该结构中所用的pmos管根据电路实际需要，选用合适耐压的pmos管。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。显然所表述的实施例仅是本发明的一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。