III‑V族氮化物生长用复合衬底、器件结构及制备方法与流程

本发明涉及半导体技术领域，特别是涉及一种III-V族氮化物生长用复合衬底、器件结构及制备方法。

背景技术：

半导体照明作为新型高效固体光源，具有寿命长、节能、环保、安全等优点，其应用领域正在迅速扩大。半导体照明的核心是发光二极管(LED)，从结构上来讲LED就是由III-V族化合物，如GaAs(砷化镓)、GaP(磷化镓)、GaAsP(磷砷化镓)、GaN(氮化镓)等半导体形成的PN结。因此，它具有一般PN结的I-V特性，即正向导通、反向截止、击穿特性。此外，在一定条件下，它还具有发光特性。在正向电压下，电子由N区注入P区，空穴由P区注入N区。进入对方区域的少数载流子(少子)一部分与多数载流子(多子)复合而发光。

为了增加LED的发光效率一般会在PN结的N型层和P型层之间增加一个量子阱的有源区，LED的发光波长取决于组成LED PN结和量子阱的材料及量子阱的宽度，GaN基III-V氮化物包括InGaN、AlGaN等是制备可见光LED的最佳材料。LED的具体结构大都是利用外延的手段按照N型层、有源区、P型层的顺序依次生长在衬底之上。由于没有廉价的GaN同质衬底，GaN基LED一般生长在Si、SiC及蓝宝石衬底之上，其中蓝宝石衬底是使用最广泛的衬底。

在异质衬底上生长高质量的晶体材料非常困难，在蓝宝石衬底上生长器件级的GaN晶体材料更是困难，直到90年代初，日本人利用金属有机化合物气相沉积(MOCVD)开发出了生长器件级GaN外延层的两步生长法。所谓的两步生长法就是：首先在500℃左右的生长温度之下，在蓝宝石衬底表面生长厚度在30纳米左右的GaN或AlGaN的缓冲层(buffer layer)，然后再把生长温度提高到大于1000℃，才能生长出高质量的GaN外延层。用这样的方法制成的器件结构中存在大量的位错，位错密度越高器件的发光效率越低。

现在应用最广泛的所谓蓝宝石图形衬底(PSS)技术，可以减少外延层中的位错密度，提高LED的内量子效率，也可以通过PSS图形的漫散射，提高LED的出光效率。常规的PSS技术就是利用光刻工艺和腐蚀工艺在蓝宝石表面形成各种各样的微观图形。比如在(0001)晶向的蓝宝石表面形成具有一定周期性结构的仍然由蓝宝石材料组成的锥形突起，锥形突起之间要保留一定面积的(0001)晶面。由于在锥形突起表面和锥形突起之间的(0001)晶面之间存在一定的选择性生长机理，也就是，进行外延生长时，在锥形突起之间的(0001)晶面上成核的几率要比在锥形突起表面上成核的几率大，锥形突起上面的外延层一般由侧向生长形成，所以在PSS衬底上进行外延生长具有侧向生长的效果，能降低外延层中的位错密度，提高使用PSS衬底的LED的内量子效率。另一方面PSS衬底表面的微观结构对LED所发出的光有一定的漫散射效果，能破坏全反射作用，因此PSS衬底还可以提高LED的出光效率。在常规PSS衬底上生长LED外延结构，也要用到上面介绍的两步法。

常规的PSS技术还有许多缺陷。首先，由于不管是用湿法还是用干法，蓝宝石的加工难度都非常大，这不但会影响常规PSS的产品良率，还会增加制造成本；其次，由于蓝宝石锥形突起表面和锥形突起之间的(0001)晶面之间的生长选择性不是非常明显，如果锥形突起之间的(0001)晶面的面积太小，在锥形突起的表面也会成核，而且在锥形突起表面形成的晶核的晶向和在锥形突起之间的(0001)晶面上形成的晶核的晶向不同，容易导致多晶的产生；再次，由于蓝宝石衬底的折射率较高，为1.8左右，即使于其表面形成凸起结构，对LED所发出的光的漫散射效果也不是最好，对出光效率的提升也有很大的限制。

侧向外延生长技术(Epitaxial Lateral Overgrowth，ELO)是在厚度为微米量级的高品质的GaN外延层上形成介质掩膜，然后进行二次外延生长得到位错密度比较低的GaN。所述高品质的GaN外延层为单晶结构，生产成本高。而且在介质图形和蓝宝石表面之间厚度大于1微米GaN会影响漫散射的效果，另外大于1微米GaN还会影响器件的一致性，和重复性。

有文章报道了直接在蓝宝石衬底表面形成半导体介质层图形，进行外延生长，但是工艺窗口很小，没有量产价值。

现在也存在在常规PSS上溅射(Sputter)一层有一定晶向的氮化铝(AlN)的技术，与该技术也有明显差别，性价比也比该技术差。

最近几年GaN基LED器件的外延结构也有一些发展，除过基本的n型GaN层、InGaN多量子阱发光层及p型GaN层之外，为了减小外延结构中的应力，提高载流子的注入效率，在InGaN多量子阱发光层之前通常会插入InGaN应力缓冲层，在InGaN多量子阱发光层之后还会插入p型AlGaN电子阻挡层。尽管如此，GaN基LED器件的发光效率还有很大的提升空间。

因此，提供一种可以有效提高GaN基外延层及LED外延结构晶体质量、例如位错密度，并且能改善LED各项性能指标、尤其是LED发光效率的新型图形衬底与相关器件的制造方法实属必要。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种III-V族氮化物生长用复合衬底、器件结构及制备方法，用于解决现有技术中的GaN基外延层及LED外延结构存在的晶体质量不高，各向性能指标有待改善的问题。

为实现上述目的及其他相关目的，本发明提供一种III-V族氮化物生长用复合衬底的制备方法，所述III-V族氮化物生长用复合衬底的制备方法包括以下步骤：

1)提供生长衬底；

2)在所述生长衬底表面形成氮化物缓冲层；

3)在所述氮化物缓冲层表面形成半导体介质层；

4)在所述半导体介质层内形成通孔，以将所述半导体介质层分为若干个生长区域；各所述生长区域内的所述半导体介质层内均包括若干个所述通孔，所述通孔暴露出所述氮化物缓冲层，各所述生长区域内的相邻所述通孔的间距小于相邻所述生长区域的间距。

作为本发明的III-V族氮化物生长用复合衬底的制备方法的一种优选方案，步骤3)中，所述半导体介质层的材料包括SiO₂、SiN或SiON_x中的至少一种。

作为本发明的III-V族氮化物生长用复合衬底的制备方法的一种优选方案，所述生长区域的横向尺寸为0.01mm～2mm，相邻所述生长区域的间距为10μm～50μm；各所述生长区域内的所述通孔的形状为圆柱形、方柱形或三角柱形；所述通孔的横向尺寸为0.1μm～10μm，相邻所述通孔的间距为0.1μm～5μm。

作为本发明的III-V族氮化物生长用复合衬底的制备方法的一种优选方案，所述生长区域呈周期性间隔分布，各所述生长区域内的所述通孔呈周期性间隔分布。

本发明还提供一种III-V族氮化物生长用复合衬底，所述III-V族氮化物生长用复合衬底包括：

生长衬底；

氮化物缓冲层，位于所述生长衬底表面；

半导体介质层，位于所述氮化物缓冲层表面；所述半导体介质层包括若干个生长区域，各所述生长区域内的所述半导体介质层内均设有若干个通孔，所述通孔暴露出所述氮化物缓冲层，各所述生长区域内的相邻所述通孔的间距小于相邻所述生长区域的间距。

作为本发明的III-V族氮化物生长用复合衬底的一种优选方案，所述半导体介质层的材料包括SiO₂、SiN或SiON_x中的至少一种。

作为本发明的III-V族氮化物生长用复合衬底的一种优选方案，所述生长区域的横向尺寸为0.01mm～2mm，相邻所述生长区域的间距为10μm～50μm；各所述生长区域内的所述通孔的形状为圆柱形、方柱形或三角柱形；所述通孔的横向尺寸为0.1μm～10μm，相邻所述通孔的间距为0.1μm～5μm。

作为本发明的III-V族氮化物生长用复合衬底的一种优选方案，所述生长区域呈周期性间隔分布，各所述生长区域内的所述通孔呈周期性间隔分布。

本发明还提供一种器件结构的制备方法，所述器件结构的制备方法包括以下步骤：

1)采用如上述任一方案中所述的制备方法制备III-V族氮化物生长用复合衬底；

2)在所述生长区域内形成外延过渡层，所述外延过渡层填满所述通孔，并覆盖所述生长区域内的所述半导体介质层；

3)在所述外延过渡层表面形成N型外延层；

4)在所述N型外延层表面形成量子阱层；

5)在所述量子阱层表面形成P型外延层；

6)在所述N型外延层表面形成N电极，并在所述P型外延层表面形成P电极。

作为本发明的器件结构的制备方法的一种优选方案，所述外延过渡层为单层结构，包括GaN层、AlGaN层、AlN层、InGaN层、AlInGaN层、N型半导体材料层或P型半导体材料层。

作为本发明的器件结构的制备方法的一种优选方案，所述外延过渡层为两层或多层叠层结构，包括GaN层、AlGaN层、AlN层、InGaN层、AlInGaN层、N型半导体材料层或P型半导体材料层中的至少两种。

本发明还提供一种器件结构，所述器件结构包括：

如上述任一方案中所述的III-V族氮化物生长用复合衬底；

外延过渡层，位于各所述生长区域内，填满所述通孔并覆盖所述生长区域内的所述半导体介质层；

N型外延层，位于所述外延过渡层表面；

量子阱层，位于所述N型外延层表面；

P型外延层，与所述量子阱层表面；

N电极，位于所述N型外延层表面；

P电极，位于所述P型外延层表面。

作为本发明的器件结构的一种优选方案，所述外延过渡层为单层结构，包括GaN层、AlGaN层、AlN层、InGaN层、AlInGaN层、N型半导体材料层或P型半导体材料层。

作为本发明的器件结构的一种优选方案，所述外延过渡层为两层或多层叠层结构，包括GaN层、AlGaN层、AlN层、InGaN层、AlInGaN层、N型半导体材料层或P型半导体材料层中的至少两种。

如上所述，本发明的III-V族氮化物生长用复合衬底、器件结构及制备方法，具有以下有益效果：本发明的III-V族氮化物生长用复合衬底的制备方法通过在半导体介质层内设置通孔，将所述半导体介质层分为若干个生长区域，且各所述生长区域内的相邻所述通孔的间距小于相邻所述生长区域的间距，在所述III-V族氮化物生长用复合衬底表面进行外延生长时，由于外延生长具有选择性，且各所述生长区域内的相邻所述通孔的间距较小，相邻所述生长区域的间距较大，生长的外延层通过侧向生长会在所述生长区域内连接起来，而各所述生长区域内的外延层则不能通过侧向生长相连接，从而可以形成多个独立的生长窗口，进而可以减少外延层的应力，提高外延晶体的质量，避免在其上形成芯片结构后划片、裂片工艺对各生长窗口内的外延层的损伤。

附图说明

图1显示为本发明实施例一中提供的III-V族氮化物生长用复合衬底的制备方法的流程图。

图2至图6显示为本发明实施例一中提供的III-V族氮化物生长用复合衬底的制备方法各步骤的结构示意图。

图7显示为本发明实施例三中提供的器件结构制备方法的流程图。

图8至图13显示为本发明实施例三中提供的器件结构制备方法各步骤的结构示意图。

元件标号说明

10 生长沉底

11 氮化物缓冲层

12 半导体介质层

121 生长区域

13 通孔

14 外延过渡层

15 N型外延层

16 量子阱层

17 P型外延层

18 N电极

19 P电极

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

请参阅图1，本发明提供一种III-V族氮化物生长用复合衬底的制备方法，所述III-V族氮化物生长用复合衬底的制备方法包括以下步骤：

1)提供生长衬底；

2)在所述生长衬底表面形成氮化物缓冲层；

3)在所述氮化物缓冲层表面形成半导体介质层；

4)在所述半导体介质层内形成通孔，以将所述半导体介质层分为若干个生长区域；各所述生长区域内的所述半导体介质层内均包括若干个所述通孔，所述通孔暴露出所述氮化物缓冲层，各所述生长区域内的相邻所述通孔的间距小于相邻所述生长区域的间距。

在步骤1)中，请参阅图1中的S1步骤及图2，提供生长衬底10。

作为示例，所述生长衬底10可以根据实际需要选择，优选地，所述生长衬底10可以Al₂O₃衬底、SiC衬底Si衬底、ZnO衬底或GaN衬底。

在步骤2)中，请参阅图1中的S2步骤及图3，在所述生长衬底10表面形成氮化物缓冲层11。

作为示例，所述氮化物缓冲层11可以为Al_xGa_1-xN层，其中，0≤x≤0.5；也可以为BN层；还可以为AlN层，AlN层的晶向为(0001)晶向。

作为示例，可以采用MOCVD(有机金属化学气相沉积)、HVPE(氢化物气相外延)或PVD(物理气相沉积)工艺在所述生长衬底10表面形成所述氮化物缓冲层11。

作为示例，所述氮化物缓冲层11的厚度可以根据实际需要进行设定，优选地，本实施例中，所述氮化物缓冲层11的厚度为50埃～600埃。

在步骤3)中，请参阅图1中的S3步骤及图4，在所述氮化物缓冲层11表面形成半导体介质层12。

作为示例，可以采用PECVD(等离子增强化学气相沉积)、PVD或电子束蒸发等工艺在所述氮化物缓冲层11表面形成所述半导体介质层12。

作为示例，所述半导体介质层12的材料可以根据实际需要进行设定，优选地，本实施例中，所述半导体介质层12的材料包括SiO₂、SiN或SiON_x中的至少一种；即所述半导体介质层12的材料可以为SiO₂、SiN或SiON_x，也可以为SiO₂及SiN，还可以为SiN及SiON_x，还可以为SiO₂及SiON_x，还可以为SiO₂、SiN及SiON_x。

作为示例，所述半导体介质层12的厚度可以根据实际需要进行设定，优选地，本实施例中，所述半导体介质层12的厚度可以为0.2μm～3μm。

在步骤4)中，请参阅图1中的S4步骤及图5至图6，其中，图6为图5的俯视图，在所述半导体介质层12内形成通孔13，以将所述半导体介质层12分为若干个生长区域121；各所述生长区域121内的所述半导体介质层12内均包括若干个所述通孔13，所述通孔13暴露出所述氮化物缓冲层，各所述生长区域121内的相邻所述通孔13之间的间距小于相邻所述生长区域121之间的间距。

作为示例，采用光刻刻蚀工艺图形化所述半导体介质层12以在所述半导体介质层12内形成所述通孔13。

作为示例，所述生长区域121的横向尺寸为0.01mm～2mm，相邻所述生长区域121之间由所述半导体介质层12相隔开；相邻所述生长区域121的间距为10μm～50μm，即相邻所述生长区域121之间的所述半导体介质层12的宽度为10μm～50μm。

作为示例，各所述生长区域121内的所述通孔13的形状可以为圆柱形、方柱形或三角柱形；所述通孔13的横向尺寸为0.1μm～10μm，相邻所述通孔13的间距为0.1μm～5μm，即相邻所述通孔13之间的所述半导体介质层12的宽度为0.1μm～5μm。

作为示例，所述生长区域121呈周期性间隔分布，各所述生长区域121内的所述通孔13亦呈周期性间隔分布。

本实施例的制备方法制备的III-V族氮化物生长用复合衬底通过在所述半导体介质层12内设置所述通孔13，将所述半导体介质层12分为若干个生长区域121，且各所述生长区域121内的相邻所述通孔13之间的间距小于相邻所述生长区域121之间的间距，后续在所述III-V族氮化物生长用复合衬底表面进行外延生长时，由于外延生长具有选择性，且各所述生长区域121内的相邻所述通孔13之间的间距较小，生长的外延层通过侧向生长会在所述生长区域内连接起来，而相邻所述生长区域121之间的间距较大，各所述生长区域121内的外延层则不能通过侧向生长相连接，从而可以形成多个独立的生长窗口，进而可以减少外延层的应力，提高外延晶体的质量，避免在其上形成芯片结构后划片、裂片工艺对各生长窗口内的外延层的损伤。

实施例二

请继续参阅图5及图6，本发明还提供一种III-V族氮化物生长用复合衬底，所述III-V族氮化物生长用复合衬底可以由实施例一中所述的制备方法制备而得到，所述III-V族氮化物生长用复合衬底包括：生长衬底10；氮化物缓冲层11，所述氮化物缓冲层11位于所述生长衬底10表面；半导体介质层12，所述半导体介质层12位于所述氮化物缓冲层11表面；所述半导体介质层12包括若干个生长区域121，各所述生长区域121内的所述半导体介质层12内均设有若干个通孔13，所述通孔13暴露出所述氮化物缓冲层11，各所述生长区域121内的相邻所述通孔13之间的间距小于相邻所述生长区域121之间的间距。

作为示例，所述生长衬底10可以为Al₂O₃衬底、SiC衬底Si衬底、ZnO衬底或GaN衬底。

作为示例，所述氮化物缓冲层11可以为Al_xGa_1-xN层，其中，0≤x≤0.5；也可以为BN层；还可以为AlN层，AlN层的晶向为(0001)晶向。

作为示例，所述氮化物缓冲层11的厚度可以根据实际需要进行设定，优选地，本实施例中，所述氮化物缓冲层11的厚度为50埃～600埃。

作为示例，所述半导体介质层12的材料可以根据实际需要进行设定，优选地，本实施例中，所述半导体介质层12的材料包括SiO₂、SiN或SiON_x中的至少一种；即所述半导体介质层12的材料可以为SiO₂、SiN或SiON_x，也可以为SiO₂及SiN，还可以为SiN及SiON_x，还可以为SiO₂及SiON_x，还可以为SiO₂、SiN及SiON_x。

作为示例，所述半导体介质层12的厚度可以根据实际需要进行设定，优选地，本实施例中，所述半导体介质层12的厚度可以为0.2μm～3μm。

作为示例，所述生长区域121的横向尺寸为0.01mm～2mm，相邻所述生长区域121之间由所述半导体介质层12相隔开；相邻所述生长区域121的间距为10μm～50μm，即相邻所述生长区域121之间的所述半导体介质层12的宽度为10μm～50μm。

作为示例，各所述生长区域121内的所述通孔13的形状可以为圆柱形、方柱形或三角柱形；所述通孔13的横向尺寸为0.1μm～10μm，相邻所述通孔13的间距为0.1μm～5μm，即相邻所述通孔13之间的所述半导体介质层12的宽度为0.1μm～5μm。

作为示例，所述生长区域121呈周期性间隔分布，各所述生长区域121内的所述通孔13亦呈周期性间隔分布。

本实施例的III-V族氮化物生长用复合衬底通过在所述半导体介质层12内设置所述通孔13，将所述半导体介质层12分为若干个生长区域121，且各所述生长区域121内的相邻所述通孔13之间的间距小于相邻所述生长区域121之间的间距，后续在所述III-V族氮化物生长用复合衬底表面进行外延生长时，由于外延生长具有选择性，且各所述生长区域121内的相邻所述通孔13之间的间距较小，生长的外延层通过侧向生长会在所述生长区域121内连接起来，而相邻所述生长区域121之间的间距较大，各所述生长区域121内的外延层则不能通过侧向生长相连接，从而可以形成多个独立的生长窗口，进而可以减少外延层的应力，提高外延晶体的质量，避免在其上形成芯片结构后划片、裂片工艺对各生长窗口内的外延层的损伤。

实施例三

请参阅图7，本发明还提供一种器件结构的制备方法，所述器件结构的制备方法包括以下步骤：

1)采用实施例一中所述的制备方法制备III-V族氮化物生长用复合衬底；

2)在所述生长区域内形成外延过渡层，所述外延过渡层填满所述通孔，并覆盖所述生长区域内的所述半导体介质层；

3)在所述外延过渡层表面形成N型外延层；

4)在所述N型外延层表面形成量子阱层；

5)在所述量子阱层表面形成P型外延层；

6)在所述N型外延层表面形成N电极，并在所述P型外延层表面形成P电极。

在步骤1)中，请参阅图7中的S1步骤，采用实施例一中所述的制备方法制备III-V族氮化物生长用复合衬底。

制备所述III-V族氮化物生长用复合衬底的具体方法请参阅实施例一，此处不再累述。

在步骤2)中，请参阅图7中的S2步骤及图8及图9，在所述生长区域121内形成外延过渡层14，所述外延过渡层14填满所述通孔13，并覆盖所述生长区域121内的所述半导体介质层12。

作为示例，采用MOCVD或HVPE工艺在所述生长区域121内形成外延过渡层14。由于外延生长具有选择性，且各所述生长区域121内的相邻所述通孔13之间的间距较小，生长的所述外延过渡层14通过侧向生长会在所述生长区域121内连接起来，而相邻所述生长区域121之间的间距较大，各所述生长区域121内的所述外延过渡层14则不能通过侧向生长相连接，即形成的所述外延过渡层14与所述生长区域121上下对应的周期性间隔分布图形；各个独立的所述外延过渡层14在后续器件结构层的生长过程中可以作为独立的生长窗口在其上进行器件结构层的生长，进而可以减少各层的应力，提高外延晶体的质量，避免后续芯片结构后划片、裂片工艺对各生长窗口内的各器件结构层的损伤。

作为示例，所述外延过渡层14的厚度可以根据实际需要进行设定，优选地，本实施例中，所述外延过渡层14的厚度可以为1μm～10μm。

在一示例中，所述外延过渡层14为单层结构，所述外延过渡层14可以为GaN层、AlGaN层、AlN层、InGaN层、AlInGaN层、掺Si的N型半导体材料层或掺Mg的P型半导体材料层。

在另一示例中，所述外延过渡层14为两层或多层叠层结构，所述外延过渡层14可以为GaN层、AlGaN层、AlN层、InGaN层、AlInGaN层、掺Si的N型半导体材料层或掺Mg的P型半导体材料层中的至少两种的叠层结构。

作为示例，所述外延过渡层14的横向尺寸为0.01mm～2mm，相邻所述外延过渡层14的间距为10μm～50μm。

在步骤3)中，请参阅图7中的S3步骤及图10，在所述外延过渡层14表面形成N型外延层15。

作为示例，可以采用MOCVD工艺在所述外延过渡层14表面形成所述N型外延层15。

在步骤4)中，请参阅图7中的S4步骤及图11，在所述N型外延层15表面形成量子阱层16。

作为示例，可以采用MOCVD工艺在所述N型外延层15表面形成所述量子阱层16。

在步骤5)中，请参阅图7中的S5步骤及图12，在所述量子阱层16表面形成P型外延层17。

作为示例，可以采用MOCVD工艺在所述量子阱层16表面形成所述P型外延层17。

在步骤6)中，请参阅图7中的S6步骤及图13，在所述N型外延层15表面形成N电极18，并在所述P型外延层17表面形成P电极19。

作为示例，在所述N型外延层15表面形成所述N电极18时，先采用光刻刻蚀工艺去除部分所述量子阱层16及部分所述P型外延层17以暴露出所述N型外延层15形成台阶结构，而后再在所述N型外延层15表面形成所述N电极18。当然，也可在暴露出所述N型外延层15形成台阶结构之后，在所述N型外延层15表面形成所述N电极18的同时，在所述P型外延层17表面形成所述P电极19。

实施例四

请继续参阅图13，本发明还提供一种器件结构，所述器件结构可以由实施例三中所述的制备方法制备而得到，所述器件结构包括：如实施例二中所述的III-V族氮化物生长用复合衬底；外延过渡层14，所述外延过渡层14位于各所述生长区域121内，填满所述通孔13并覆盖所述生长区域121内的所述半导体介质层12；N型外延层15，所述N型外延层15位于所述外延过渡层14表面；量子阱层16，所述量子阱层16位于所述N型外延层15表面；P型外延层17，所述P型外延层17与所述量子阱层表面16；N电极18，所述N电极18位于所述N型外延层15表面；P电极19，所述P电极19位于所述P型外延层17表面。

作为示例，所述外延过渡层14的厚度可以根据实际需要进行设定，优选地，本实施例中，所述外延过渡层14的厚度可以为1μm～10μm。

在一示例中，所述外延过渡层14为单层结构，所述外延过渡层14可以为GaN层、AlGaN层、AlN层、InGaN层、AlInGaN层、掺Si的N型半导体材料层或掺Mg的P型半导体材料层。

在另一示例中，所述外延过渡层14为两层或多层叠层结构，所述外延过渡层14可以为GaN层、AlGaN层、AlN层、InGaN层、AlInGaN层、掺Si的N型半导体材料层或掺Mg的P型半导体材料层中的至少两种的叠层结构。

作为示例，所述外延过渡层14的横向尺寸为0.01mm～2mm，相邻所述外延过渡层14的间距为10μm～50μm。

综上所述，本发明提供一种III-V族氮化物生长用复合衬底、器件结构及制备方法，所述III-V族氮化物生长用复合衬底的制备方法包括以下步骤：1)提供生长衬底；2)在所述生长衬底表面形成氮化物缓冲层；3)在所述氮化物缓冲层表面形成半导体介质层；4)在所述半导体介质层内形成通孔，以将所述半导体介质层分为若干个生长区域；各所述生长区域内的所述半导体介质层内均包括若干个所述通孔，所述通孔暴露出所述氮化物缓冲层，各所述生长区域内的相邻所述通孔的间距小于相邻所述生长区域的间距。本发明的III-V族氮化物生长用复合衬底的制备方法通过在半导体介质层内设置通孔，将所述半导体介质层分为若干个生长区域，且各所述生长区域内的相邻所述通孔的间距小于相邻所述生长区域的间距，在所述III-V族氮化物生长用复合衬底表面进行外延生长时，由于外延生长具有选择性，且各所述生长区域内的相邻所述通孔的间距较小，相邻所述生长区域的间距较大，生长的外延层通过侧向生长会在所述生长区域内连接起来，而各所述生长区域内的外延层则不能通过侧向生长相连接，从而可以形成多个独立的生长窗口，进而可以减少外延层的应力，提高外延晶体的质量，避免在其上形成芯片结构后划片、裂片工艺对各生长窗口内的外延层的损伤。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。