一种LED外延结构的制作方法

本发明涉及半导体技术领域，具体为一种LED外延结构。

背景技术：

现在的LED主要包含有N型层，GaN\InGaN多量子阱以及P型层，由于电子的迁移率远远大于空穴迁移率，所以惯常在MQW后设计电子阻挡层减少电子的泄漏，但是在实际的LED结构中多量子阱层存在大量的V型缺陷，大量的空穴会通过V型缺陷注入MQW，以及穿越MQW泄漏进入超晶格层和N型层，从而导致进入MQW参与辐射发光的空穴数量减少，随驱动电流增加，空穴泄漏加剧，导致一些大电流LED产品空穴泄漏明显。

现有专利CN105917478A中公开的空穴势垒层，虽然起到了防止空穴泄漏进入超晶格层和N型层的作用，然而并未关注到实际LED结构中，由于超晶格层上的V型缺陷导致空穴注入方式和路径改变，往往空穴势垒层在垂直V型缺陷侧壁的a方向上厚度比竖直c方向小很多，传统结构中两者厚度比为0.25左右。导致空穴很容易从a方向通过遂穿等输运方式的空穴势垒层，而阻止空穴泄漏的效果不佳。

技术实现要素：

为了解决上述问题，本发明采用在超晶格层与有源区发光层之间制作空穴阻挡层，通过控制空穴阻挡层V型坑a方向和c方向生长速度，兼顾空穴泄漏到超晶格层和第一导电类型半导体层，同时避免由于空穴阻挡层设置过厚阻碍第一导电类型半导体层的电子进入有源区发光层，导致串联电阻增加，注入电子数量减少而降低光电转换效率。

本发明提供的技术方案为：一种LED外延结构，从下至上依次包括：衬底、第一导电类型半导体层、具有V型坑的超晶格层、空穴阻挡层、有源区发光层及第二导电类型半导体层，其特征在于：所述空穴阻挡层覆盖V型坑，所述空穴阻挡层在V型坑侧壁的a方向上的厚度与竖直方向c方向上的厚度比大于0.4。

优选地，所述空穴阻挡层在垂直V型坑侧壁的a方向上的厚度与竖直方向c方向上的厚度比为0.5~0.8。

优选地，所述空穴阻挡层材质为InxAlyGa(1-x-y)N（0≤x≤1，0≤y≤1，x+y≤1）。

优选地，有源区发光层包含MQW阱层和垒层，所述空穴阻挡层的禁带宽度不小于MQW中的垒层禁带宽度。

优选地，所述第一导电类型半导体层包括N-GaN层，或者包括U-GaN层及N-GaN层；所述第二导电类型半导体层包括P-GaN层，或者包括电子阻挡层以及P-GaN层，或者包括空穴注入层、电子阻挡层以及P-GaN层。

优选地，所述空穴阻挡层为掺硅半导体层或者未掺杂半导体层。

优选地，所述掺硅半导体层掺硅浓度为1E16/cm²-1E19/cm²。

优选地，所述掺硅半导体层掺硅浓度为1E16/cm²-5E17/cm²。

优选地，所述空穴阻挡层厚度为1-50nm。

优选地，所述空穴阻挡层厚度为1-5nm。

优选地，所述空穴阻挡层的N型掺杂浓度大于或等于MQW中垒层的掺杂浓度。

本发明至少具有以下有益效果：

本发明采用掺硅半导体层或为掺杂半导体层覆盖超晶格层上的V型坑，通过设计a方向和c方向空穴阻挡层厚度，实现保证a方向的空穴阻挡层的效果，同时防止阻挡电子从第一导电类型半导体层沿c方向注入发光层，从而提高发光效率。

本发明的其他有益效果将通过具体实施方式的描述，逐一详细说明。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。

图1为本发明实施例之LED外延结构示意图一。

图2为本发明实施例之LED外延结构示意图二。

图3为本发明实施例之LED外延结构示意图三。

图4为本发明实施例之LED外延结构示意图四。

图5为本发明实施例之LED外延结构示意图五。

图中标示为：1、衬底；2、第一导电类型半导体层；3、超晶格层；4、空穴阻挡层；5、有源区发光层；6、第二导电类型半导体层；61、电子阻挡层；62、P-GaN；63、空穴注入层。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

实施例1

参看图1和图2，对于本发明实施的一种LED外延结构，从下至上依次包括：衬底1、第一导电类型半导体层2、具有V型坑的超晶格层3、空穴阻挡层4、有源区发光层5及第二导电类型半导体层6。第一导电类型半导体层2包括N-GaN，或者U-GaN以及N-GaN，第二导电类型半导体层2至少包括P-GaN。

在生长LED的生长过程中，产生很多位错等缺陷，部分位错沿生长方向延伸，穿透整个LED结构。当位错进入超晶格层3，通过控制超晶格层3的生长条件，在穿透位错位置，V形坑形核长大而释放应力，超晶格层3的材料In_xGa_1-xN/GaN（0＜x＜1）。V形坑穿透整个有源区发光层5以及部分P-GaN 62区域，最后在P-GaN 62区域覆盖整个V形坑形成平整的表面。由于在生长有源区发光层5时， V型坑位置沿a方向的生长速度远小于c方向的生长速度，生长完有源区发光层5之后，在V型坑内填充了大量的P-GaN。空穴在GaN材料体系中，激活能较高，因此浓度较低而且迁移率比电子低两个数量级。在电流驱动条件下，大部分的空穴从V型坑的a方向注入有源区发光层5中，进行辐射复合发光。

本实施例设置空穴阻挡层4覆盖V型坑，空穴阻挡层4在V型坑侧壁的a方向上的厚度d_a与竖直方向c方向上的厚度d_c比大于0.4。通过增加a方向上空穴阻挡层4的厚度d_a，阻止空穴从有源区发光层5遂穿进入超晶格层3或者第一导电类型半导体层2。本实施例厚度比优选范围为0.5~0.8。

厚度d_c即空穴阻挡层4的厚度设置为1-50nm。空穴阻挡层4如果厚度值过高，则会出现阻碍第一导电类型半导体层2电子从超晶格层3进入有源区发光层5，增加串联电阻，降低电子注入效率，引起LED的光电转换效率降低。本实施例空穴阻挡层4的厚度优选为1-5nm。

空穴阻挡层4的材料为InxAlyGa(1-x-y)N（其中0≤x≤1，0≤y≤1，x+y≤1），空穴阻挡层4为掺硅半导体层或者未掺杂半导体层，若空穴阻挡层4为掺硅半导体层，则掺硅浓度为1E16/cm²-1E19/cm²，掺硅浓度进一步优选为1E16/cm²-5E17/cm²。在1E16/cm²-5E17/cm²的掺硅浓度下空穴阻挡层4晶体质量较高，有源区发光层5包含MQW阱层和垒层，空穴阻挡层4的禁带宽度不小于MQW中垒层的禁带宽度，降低空穴从有源区发光层5中穿透到超晶格层3或者第一导电类型半导体层2的几率。当空穴阻挡层4的N型掺杂浓度大于或等于MQW垒层的掺杂浓度时，提高空穴阻挡的效果。

实施例2

参看图3，本实施例跟实施例1的区别在于，第一导电类型半导体层2包括N-GaN层，或者包括U-GaN层及N-GaN层，第二导电类型半导体层6包括电子阻挡层61以及P-GaN 62。在实施例1的基础上通过在第二导电类型半导体层6设置电子阻挡层61，防止电子从有源区发光层5泄漏到P-GaN 62，降低发光效率。电子阻挡层61材料可以是单层AlGaN结构或AlGaN / GaN超晶格结构或AlGaN / InGaN超晶格结构或AlGaN / InGaN/GaN超晶格结构，可以部分掺杂Mg或者全部掺杂Mg或者非掺杂。

实施例3

参看图4，本实施例跟实施例1的区别在于，第二导电类型半导体层6包括空穴注入层63以及P-GaN 62。在有源区发光层5的V型坑中，设置空穴注入层63，促进空穴从P-GaN 62进入有源区发光层5，提高光耦合效率，其中空穴注入层63可以设置成类六角椎型也可以填平有源发光层5，所述空穴注入层63材料可以是掺Mg的GaN层或InxGa1-xN（0<x ≤ 1）或P-GaN/U-GaN周期结构。

实施例4

参看图5，结合实施例2和实施例3的优势，本实施例跟实施例1的区别在于，第二导电类型半导体层6包括空穴注入层63、电子阻挡层61以及P-GaN 62。在有源区发光层5的V型坑中，设置空穴注入层63，促进空穴从P-GaN 62进入有源区发光层5，提高光耦合效率，其中空穴注入层63可以设置成类六角椎型。

很明显地，本发明的说明不应理解为仅仅限制在上述实施例，而是包括利用本发明构思的所有可能的实施方式。