一种选择区域外延生长界面改善结构的制作方法

本实用新型涉及半导体外延工艺的技术领域，更具体地，涉及一种选择区域外延生长界面改善结构。

背景技术：

选择区域生长（SAG）技术在半导体外延生长和器件制造领域都有着广泛的应用。在半导体外延生长方面，可利用SAG技术实现侧向外延，降低贯穿至材料表面的位错密度而控制晶体质量。在半导体器件制造方面，SAG技术可用于平面工艺中特殊结构的制备，比如HBT的基极或发射极、AlGaN/GaN HFET中的n型高掺欧姆接触区和p-n结型HFET中的p-GaN层等等。2011 年，Yuhua Wen等人还提出了一种基于选择区域外延方法的凹槽栅增强型器件的实现方法，避免了等离子体刻蚀制备凹槽对器件有源区的损伤，有助于增加器件的可靠性和稳定性。另外，一些半导体微纳结构，如量子井，量子点也会涉及到选择区域外延。

选择区域外延一般需要在衬底材料上通过掩膜层图形化来选择需要生长的区域，但是这种掩膜工艺过程会引入生长界面问题。首先，选择区域外延的材料和衬底上原有的材料间存在不可避免的生长界面，GaN材料表面的本征氧化物及吸附的杂质会引入缺陷态。此外，III/V族化合物半导体材料选择区域外延生长时常选用SiO₂作为掩膜材料，而PECVD等方法制备SiO₂的高温环境会导致Si和O元素在生长界面处残留，在外延层中引入施主掺杂，使得选择区域外延获得的异质结构与一次型外延生长相比出现载流子面密度过高，电子迁移率降低的现象，直接影响制备的电子器件的性能。与SAG技术在其他方面的应用对比，用于生长异质结构AlGaN/GaN势垒层的挑战性更大。因为：（1）选择区域外延层厚度在几十个纳米左右，导电沟道在生长界面附近，容易受到界面处非理想因素的影响。（2）选择区域外延层随着应力释放极易形成层岛生长模式，将直接影响到晶体质量以及异质结界面处的2DEG浓度和迁移率。因此有必要寻求一种选择区域生长界面保护结构，以克服传统工艺中的缺点。

技术实现要素：

本实用新型为克服上述现有技术所述的至少一种缺陷，提供一种选择区域外延生长界面改善结构，可以有效调控界面性能，降低选区外延材料漏电及肖特基二极管反向漏电流。

为解决上述技术问题，本实用新型采用的技术方案是：一种选择区域外延生长界面改善结构，其中，包括衬底、在衬底上生长应力缓冲层、在应力缓冲层上生长GaN缓冲层、在GaN缓冲层上沉积一层SiO₂作为掩膜层；在未被掩蔽的区域沉积低气压生长的GaN插入层，在低气压生长的GaN插入层上沉积常规生长的GaN沟道层；在GaN沟道层上沉积AlGaN势垒层。

进一步的，所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合；应力缓冲层厚度为10 nm～5 μm。所述的GaN缓冲层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层，所述掺杂高阻层的掺杂元素为碳或铁；GaN缓冲层厚度为100 nm~20 μm。所述的低气压生长的GaN插入层厚度为10nm~300 nm。所述的常规生长的GaN沟道层，厚度为5-100 nm。所述的AlGaN势垒层，厚度为5-50 nm；所述的AlGaN势垒层材料为AlInN、AlInGaN、AlN中的一种或任意几种的组合。所述的AlGaN势垒层中与GaN沟道层之间还插入一AlN薄层，厚度为1-10 nm。

在选择区域外延AlGaN势垒层之前沉积低气压生长的GaN插入层。由于GaN缓冲层表面存在的大量的悬挂键，在此之上生长的GaN外延层必然会产生缺陷。而低生长气压时横向生长速度大于大于纵向生长速度，界面引起的缺陷会被限制在界面附近，同时低压生长GaN中C浓度增加，C作为受主杂质可以有效隔绝区外延层中导电沟道。具体包含以下步骤：

S1. 提供一种衬底；

S2. 在衬底上生长应力缓冲层；

S3. 在应力缓冲层上生长GaN缓冲层；

S4. 在GaN缓冲层上沉积一层SiO₂，作为掩膜层；

S5. 采用光刻显影技术及湿法腐蚀去除需要外延AlGaN的区域的介质层，实现对掩膜层的图形化；

S6. 在未被掩蔽的区域沉积低气压生长的GaN插入层；

S7. 在低气压生长的GaN插入层上沉积常规生长的GaN沟道层；

S8. 在GaN沟道层沉积AlGaN势垒层，并刻蚀去掉掩膜层。

步骤S2中的应力缓冲层、步骤S3中的GaN缓冲层、步骤S6中的GaN插入层步骤S7中的GaN沟道层及步骤S8中的AlGaN势垒层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法；所述步骤S4中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。

在步骤S1中的衬底可以是单一成分的衬底或具有不同成分的多层外延层。

在步骤S2中，应力缓冲层为金属有机化学气相沉积法或分子束外延法生长。

在步骤S3中，GaN缓冲层为金属有机化学气相沉积法或分子束外延法生长。

在步骤S4中，所述掩膜层是通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀法形成。优选地，在步骤4)中所述介质层可以为SiO₂、SiNx、Al₂O₃、HfO₂、MgO、Sc₂O₃、AlHfOx、HfSiON中的任一种。

在步骤S5中，所述光刻胶为正性或负性光刻胶。

在步骤S6-S8中所述选择区域外延层为金属有机化学气相沉积法或分子束外延法生长。

与现有技术相比，有益效果是：本实用新型提供一种选择区域外延AlGaN/GaN异质结的生长界面改善结构。与传统选择区域外延相比的有益效果是：由于GaN插入层提高受主C杂质浓度，隔绝选区外延层中导电通道。此外，由于在低生长气压时横向生长速度大于大于纵向生长速度，能获得相对更低的位错密度及更平整的材料表面，进而提高GaN沟道层和AlGaN势垒层的晶体质量。从而改善选择区域外延的界面问题并提高器件性能。

附图说明

图1-8为本发明实施例1的制作方法工艺示意图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。

实施例1

如图8所示为本实施例的选择区域外延结构示意图，其结构由下往上依次包括衬底1，应力缓冲层2，GaN缓冲层3，GaN插入层4，GaN沟道层5，AlGaN势垒层6。上述选择区域外延结构的制作方法如图1-图8所示，包括以下步骤：

1)提供一种衬底1；如图1所示。

2)在衬底1上生长应力缓冲层2；如图2所示。

3)在应力缓冲层上生长GaN缓冲层3；如图3所示。

4)在GaN缓冲层3上沉积一层SiO2，作为掩膜层7；如图4所示。

5)采用光刻显影技术及湿法腐蚀去除需要外延AlGaN的区域的介质层, 实现对掩膜层的图形化。如图5所示。

6)在未被掩蔽的区域沉积低气压生长的GaN插入层4。如图6所示。

7)在低气压生长的GaN插入层4上沉积常规生长的GaN沟道层5。如图7所示。

8)在GaN沟道层5沉积AlGaN势垒层6，并刻蚀去掉掩膜层。如图8所示。

至此，完成了整个选择区域外延材料的制备过程。图8即为实施例1的材料结构示意图。实施例1所示制备得到的材料呈现明显的台阶流生长方式、表面粗糙度小。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。