本发明一般涉及在si衬底上使用外延技术来集成互补半导体器件。这些器件或晶体管是实现包括笔记本电脑、便携式电子设备、数据服务器和无线传感器的各种类型硬件中的逻辑功能、存储元件或rf部件的重要部件。具体地，本发明涉及在硅(si)衬底上集成iii-v材料和器件，这将降低成本并提高可制造性。
背景技术：
几十年来，几何缩放一直都是集成si电路的主要技术驱动力。然而，在最新几代的技术中，新材料的集成在持续的技术变革中起着重要的作用。对于未来几代技术，iii-v族半导体(诸如inas、ingaas、gaas、inp、gasb、gainsb、insb)因为其高迁移率和注入速度(这将实现电压缩放以在维持性能的情况下降低功耗)，所以被认为是替代si作为金属氧化物半导体场效应晶体管(mosfet)中的沟道材料的候选。出于竞争力，n型晶体管和p型晶体管都需要集成在si衬底上，然而，iii-v材料与si之间以及与适用于n型晶体管和p型晶体管的材料之间的大晶格失配使得平面外延生长充满挑战。以前在si平台上集成iii-v材料的努力涉及转移生长在单独衬底上的沟道材料，或者已经利用诸如深宽比捕获(aspectratiotrapping)的生长技术，以避免高缺陷密度。已经使用干法转移技术作为将两种不同的iii-v材料集成在同一平台上的一种替代方案，但这种方法不适用于大规模制造。因此，高度需求在si上联合集成iii-v材料以降低成本并提高可制造性的方法。
技术实现要素：
使用新方法来在单个生长过程中同时生长inas纳米线和inas/gasb纳米线二者，本文中我们展示了整体集成在si衬底上的n型和p型、垂直iii-v纳米线mosfet。因为应变可以径向释放，所以纳米线生长能够实现直接生长在例如si上的高iii-v晶体质量。该技术可以用于展示诸如反相器和nand门的基本cmos逻辑门，并且说明了我们的方法用于si上大规模iii-v电路的可行性。此外，它可以用于rf器件以及在inas/gasb异质结处形成的轴向隧道场效应晶体管(ptfet)。
考虑到以上描述，本发明的一些实施例的方面提供了一种技术，其寻求单独地或以任意组合地减轻、缓和或消除本领域中上述缺陷和缺点中的一个或更多个。
本发明的一个方面涉及在一个生长过程中制备至少两组纳米线的方法，包括以下步骤：提供硅平台；以及在一个生长过程中，使用金颗粒来生长至少一组iii-vn型纳米线和至少一组iii-vp型纳米线，其中，所述金颗粒具有对于iii-vn型纳米线的一个尺寸和对于iii-vp型纳米线的一个尺寸。
本发明的另一方面涉及一种制备至少两组纳米线的方法，包括以下步骤：提供硅平台；在所述硅平台上设置至少两个金盘；用电介质膜覆盖所述盘中的至少一个；在所述盘中的至少一个盘的所述电介质膜中形成开口；使用所述金盘来生长至少一组iii-vn型纳米线或至少一组iii-vp型纳米线；去除所述电介质膜；向所述至少一组n型纳米线或所述至少一组p型纳米线提供至少一个金种子；以及使用所述至少一个金种子来生长至少一组iii-vn型纳米线或至少一组iii-vp型纳米线。
该方法还可以包括：所述硅平台由p型si衬底组成。
该方法还可以包括：将inas层设置在所述硅平台上的步骤。
该方法还可以包括：所述金颗粒具有范围在3nm至100nm内的直径。
该方法还可以包括：至少一组n型纳米线和所述至少一组p型纳米线生长至范围在10nm至1000nm内的相同的高度。
该方法还可以包括：将至少一个金属栅极放置为与所述至少一组n型纳米线或所述至少一组p型纳米线中的一组中的至少一个纳米线接触。
该方法还可以包括：将至少一个金属栅极放置为与所述至少一组n型纳米线中的至少一个纳米线和所述至少一组p型纳米线中的至少一个纳米线接触。
该方法还可以包括：所述至少一组n型纳米线是n-inas纳米线，并且其中，所述至少一组p型纳米线是p-gasb纳米线。
该方法还可以包括：将iii-v半导体壳设置为围绕所述至少一组p型纳米线中的至少一个p型纳米线。
该方法还可以包括：所述iii-v半导体壳由ingaas和/或gainassb组成。
该方法还可以包括：所述纳米线是轴向异质结构纳米线。
本发明的另一个方面涉及一种半导体器件，包括至少一组iii-vn型纳米线和至少一组iii-vp型纳米线，其中，所述至少一组n型纳米线和所述至少一组p型纳米线在一个生长过程中生长。
本发明的另一个方面涉及一种半导体器件，包括至少一组iii-vn型纳米线和至少一组iii-v型p型纳米线，其中，所述至少一组n型纳米线和所述至少一组p型纳米线的生长包括以下步骤：提供硅平台；在所述硅平台上设置至少两个金盘；用电介质膜覆盖所述盘中的至少一个；在所述盘中的至少一个盘的所述电介质膜中形成开口；使用所述金盘来生长至少一组iii-vn型纳米线或至少一组iii-vp型纳米线；去除所述电介质膜；为所述至少一组n型纳米线或所述至少一组p型纳米线设置至少一个金种子；以及使用所述至少一个金种子来生长至少一组iii-vn型纳米线或至少一组iii-vp型纳米线。
上述实施例的特征可以以任何组合方式来组合。
附图说明
从下面对本发明的详细描述中将出现本发明的其它目的、特征和优点，其中将参照附图更详细地描述本发明的实施例，附图中：
图1.在si衬底上整体集成inas纳米线和gasb纳米线的示意性生长工艺。(a)在具有高掺杂inas层的si衬底上，通过ebl来图案化不同尺寸的au颗粒。(b)inas纳米线和inas/gasb纳米线从用作生长种子的au颗粒开始生长。使用粒度和间距来调节生长速率，使得获得总长度相似的两种类型的纳米线。在图中示出栅电极的不同掺杂段和位置。
图2.在si上的inas纳米线阵列和gasb纳米线阵列的sem显微照片。
图3.inasmosfet和gasbmosfet的输出特性。inasmosfet具有588条线，dinas＝32nm，而gasbptfet具有13条线，dgasb＝48nm。对于inas，栅极电压为-0.5v<vgs<0.5v，而对于gasb，栅极电压为1v>vgs>-0.5v，步长100mv。
图4.正向偏置inas/gasbptfet的输出特性，vg从0.5到-0.9v(步长0.1v)，其清楚地显示了表明在室温下的隧穿输送机理的负差分电阻特性。
图5.ac和dc反相器以及nand特性。(a)用于具有数字刻蚀纳米线的反相器的vtc，用于范围从0.25v至1v的若干电源电压。(b)以1v电源电压、1khz工作的反相器电路的ac特性。(c)nand原理图以及(d)nand电路操作，其中电源电压vdd＝1v，电压摆幅vin＝±1v。
具体实施方式
一般而言，本发明的第一种方法涉及在一个生长过程中制造的互补纳米线器件的联合集成领域，其中，生长过程包括：将样品装载到反应器中，加热至生长温度，供应用于反应的气体，冷却衬底以及卸载样品。优选方法涉及通过汽液固机制来生长，其中，在一个生长过程中生长互补极性的纳米线。这种纳米线包括n型ingaas和inas以及p型gainsb和gasb，还可以考虑其它材料组合和合金成分。然而，应当理解，本发明同样适用于其它纳米线材料和电路电子应用。第二种方法涉及使用两种生长过程来生长互补纳米线。然而，为了清楚和简单起见，本说明书中概述的大多数实施例涉及在单个生长过程中，通过金属-有机气相外延(movpe)在si上生长n型和p型半导体材料、以及具有垂直器件架构的mosfet的制造及其数字电路应用。为了清楚起见，从图1b中所示的晶体管布局中可以看出，垂直器件架构由垂直于表面而形成的平行纳米线组成。
在本文中，纳米线可以指由一种单一材料组成的半导体条或者指芯/壳纳米线，在芯/壳纳米线中，第二材料已经外延生长在第一纳米线的侧面，目的在于提供增强的功能，诸如，致力于输送增强或表面钝化。可选地，我们还可以考虑轴向异质结构纳米线，在这种纳米线中，两个不同材料的段已经被结合在该纳米线内。
纳米线可以被加工成晶体管，该晶体管中，电介质围绕纳米线的中间，且栅极形成在电介质层上。在由栅极电介质和栅极金属所覆盖的区域之外，为纳米线形成接触以形成源极和漏极。接触可以是欧姆类型或其他类型。每个晶体管可以仅由一个纳米线组成，但是它也可以包含纳米线的阵列，该阵列是以图案来布置并且通过同一栅极和电极而接触的一组纳米线。晶体管可以以各种配置连接以形成由一个或多个纳米线晶体管组成的电路。可以通过使用连接的一个或多个晶体管(或电路)来实现应用。
将在下文中参考附图更充分地描述本发明的实施例，在附图中示出本发明的实施例。然而，本发明可以以许多不同的形式实施，并且不应被解释为受限于本文所阐述的实施例。相反地，提供这些实施例，使得本公开将是彻底和完整的，并且将本发明的范围充分地传达给本领域技术人员。相同的附图标记自始至终都指相同的元件。
在具有经电子束光刻(ebl)图案化的不同尺寸的au颗粒的si衬底上，通过气-液-固机制来生长n-inas纳米线和p-gasb纳米线。由纳米线的直径确定的au颗粒的尺寸通常在3至100nm的范围内。优选的，在si衬底与纳米线之间引入n型inas层。因为我们在底层与纳米线之间不引入任何异质结构阻障物，所以inas层用作接触(contact)以提供较低的接入阻抗(accessresistance)，并且可以对其进行图案化以提供器件隔离，并实现高频操作。因此，与纳米线直接位于si衬底上的生长方法相比，引入inas层提供了很多益处。优选地，p型衬底用作p型衬底与n型层之间的pn结，减小了n型层与衬底之间的电流，增加了器件之间的隔离。si衬底与inas层的结合形成了用于纳米线生长的硅平台。值得注意的是，虽然图案化技术可以用于在部分晶片上形成局部平台，但是该平台在整个晶片上可以是均匀的。由于较高的表面体积比，在生长期间溶解在au颗粒中的材料的化学势随着粒径的减小而增加。最终，化学势接近气相的化学势，这降低了材料输送到颗粒的驱动力，被称为gibbs-thompson效应。由于sb在au中的溶解度较小，所以gasb的生长速度对sb向颗粒的输送高度敏感，因此对于足够小的直径，可以完全抑制生长。这可以用于在同一si衬底上、使用单个生长过程来联合集成inas纳米线阵列和gasb纳米线阵列。在这个背景下，我们考虑由inas/gasb轴向异质结构组成的纳米线作为gasb纳米线的特殊形式。
在aixtron200/4系统中，可以在100毫巴压力和13000sccm总流量下，使用金属有机气相外延(movpe)来生长纳米线。在胂(ash3)中550℃退火后，在420℃，可以使用三甲基铟(tmin)和胂来生长inas段，摩尔分数分别是xtmin＝2.79·10-6和xash3＝1.92·10-4。随后，在胂中可以将样品加热到460℃，其中在加热至500℃时可以开始转变为gasb生长，以利用三甲基镓(tmga)和三甲基锑(tmsb)来持续gasb生长，摩尔分数分别是xtmga＝5.79·10-5和xtmsb＝1.04·10-6。在gasb段的顶部，二乙基锌(xdezn＝5.99·10-6)用于p掺杂。
较小的au颗粒和较大的间距促使inas的更高的轴向生长速率，可以利用它们来精确控制纳米线长度(在10和1000nm之间)，使得inas纳米线和inas/gasb纳米线达到大致相同的最终高度。因为沉积层例如通过旋涂技术将具有相同的厚度，并且至纳米线的接触可以制备在衬底之上的相同高度处，所以均匀的纳米线长度简化了工艺和器件集成。这些工艺的改进将显著改善成品率。可以设计两种类型阵列中的纳米线数量(通常在1与1000之间)来控制优化电路操作所需的n型mosfet与p型mosfet之间的驱动电流匹配。还可以改变纳米线数量来实现rf器件的阻抗匹配。在这项工作中，沿着纳米线的生长轴的掺杂分布被进一步设计成提供其中没有引入掺杂的通道以及高度掺杂的源极区/漏极区以减小接入电阻。sn或其他n型掺杂物可以仅用作inas段的上部的n型掺杂物或者用作inas段的下部和上部两部分的n型掺杂物，而zn用作gasb段的上部的p型掺杂物或者用作gasb段的上部和下部两部分的p型掺杂物。在纳米线的生长期间提供这些掺杂物。
在替代方法中，使用两个生长过程的技术可以用于在同一衬底上实现不同材料的纳米线。工艺步骤包括：第一步骤，使用电子束光刻(ebl)图案化并蒸镀直径在范围3nm和100nm之间的au盘，并用作纳米线种子。在第二步骤中，使用诸如pecvd沉积或hsq沉积工艺、由电介质膜(如sio2)来覆盖它们。在第三步骤中，例如通过使用光刻和湿刻，在au种子所在的区域中形成电介质膜中的开口。随后在步骤四中，使用movpe来生长第一类型的纳米线，以及在步骤五中，去除电介质掩模。在步骤六中，使用ebl来图案化第二组au种子，随后在步骤七中，可覆盖生长的纳米线。仅在纳米线例如由于过度生长或材料蒸镀暴露于另一生长步骤而受到影响时，才需要该步骤。步骤八涉及从au种子生长第二类型的纳米线，以及步骤九，使用稀释的hf来去除第二sio2掩模。
在另一方法中，在第一步骤中，制备所有au盘，而在第二步骤中，通过电介质膜覆盖部分au盘，以及在步骤三中，生长第一组纳米线。在步骤四中，除去电介质膜，随后，在步骤五中，使用其余的au盘来生长第二组纳米线。
通过外延、选择性刻蚀和布置栅极来精细设计这些inas/gasb纳米线将显着改变其电性能，并且是调整器件特性的一种手段，并且实现若干不同的实施例。
在一个实施例中，通过上述方法制备的具有互补极性的两种类型的纳米线垂直地布置在si衬底上。
在第二实施例中，纳米线布置在复合衬底上，该复合衬底包括具有n型inas层的p型衬底。inas层用于降低接入电阻，并且可以被图案化以提供器件隔离。使用p型衬底还有助于改善隔离。inas和gasb的断带对准结合界面处的高掺杂实现了高隧穿电流，其中inas段可以用作与gasb的欧姆接触。晶体管可以通过原子层沉积栅极电介质以及通过uv光刻、湿刻、反应离子刻蚀和溅射形成台面、间隔层、金属电极和互连来制造。垂直工艺不依赖于高分辨率光刻，而相反，量度通过控制沉积层厚度或沉积层的回蚀来限定，且环栅架构允许利用精确位置进行主动栅极长度缩放。
在第三实施例中，gasb纳米线上的栅极被对准以用于pfet操作，而inas上的栅极被对准以用于nfet操作。在这种配置中，gasb的栅极仅连接到gasb段。可替代的，gasb纳米线上的栅极与inas/gasb异质结构对准，而在第四实施例中，可以通过直接调制异质结两端的带-带隧穿来实现轴向tfet。具体地，使用上述方法来生长inas/gasb纳米线，并且它们整体连接到第二组纳米线。
在上述实施例中描述的纳米线晶体管可以连接以形成反相器和nand门方面的逻辑功能，这些电路形成第五实施例。在该实施例中，使用上述方法来生长纳米线组，并且其被用作n型晶体管和p型晶体管。最后，在第六实施例中，p型fet可以用作连接到n型晶体管的有源负载。使用上述方法生长两种类型的纳米线。
本文使用的术语仅用于描述特定实施例的目的，而不意在限制本发明。如本文所用，除非上下文另有明确指示，否则单数形式“一”、“一个”和“所述”也旨在包括复数形式。还将理解，在本文中使用术语“包含”、“包含有”、“包括”和/或“包括有”时，指定所述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解，本文使用的术语应被解释为具有与本说明书和相关领域的上下文中的含义一致的含义，并且将不会以理想化或过于形式化的方式来解释，除非在本文中明确这样定义。
以上已经描述了本发明的原理、优选实施例和操作模式。然而，本发明应当被视为说明性的，而不是限制性的，且不应受限于上述特定实施例。除了明确描述的那些组合以外，本发明的各种实施例的不同特征可以以其它组合来组合。因此，应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对这些实施例进行改变。