半导体装置及其制造方法与流程

本发明涉及一种半导体装置及其制造方法。

背景技术：

近年，在基板上搭载有半导体元件的半导体装置中的可靠性的要求增大，特别是强烈要求提高对热膨胀系数差大的半导体元件与基板之间的接合部的可靠性(以下称为“接合可靠性”。)。

作为半导体元件，以往一般使用动作温度为100℃～125℃的硅(si)和砷化镓(gaas)。对于在该半导体元件与基板的接合部中使用的接合材料，要求对于因半导体元件与基板的热膨胀的差引起的重复热应力的耐裂性、用于应对组装时的多阶段接合的耐热性(高熔点)以及半导体装置的耐污染性。为了满足这些要求，在将si使用于半导体元件的情况下，以95pb-5sn(包含95质量％的pb和5质量％的sn)为代表的含铅焊料等主要被用作接合材料，另外，在将gaas使用于半导体元件的情况下，以80au-20sn(包含80质量％的au和20质量％的sn)为代表的含au焊料等主要被用作接合材料。然而，从降低环境负荷的观点来看，含有大量有害的铅(pb)的95pb-5sn焊料存在问题，另外，对于80au-20sn焊料，从贵金属的昂贵和埋藏量的观点出发，强烈期望开发代替材料。

另外，从节能的观点出发，作为下一代器件，积极开发着将碳化硅(sic)和氮化镓(gan)用于半导体元件的半导体装置。从降低电力损耗的观点出发，这些半导体装置的动作温度为175℃以上，还被认为将来变成250℃。为了应对这样的高温的动作温度，烧结性金属或被称为金属膏的包含纳米或微米尺寸的金属粒子和有机溶剂的接合材料受到关注(例如参照专利文献1和2)。该接合材料在热处理时有机溶剂分解，由此金属粒子彼此烧结而形成接合部，烧结(接合)后的接合部的耐热温度为与金属粒子的熔点相同程度的温度(例如在银的情况下为960℃)。虽然也根据有机溶剂的种类而定，但是有机溶剂在约200℃～300℃下分解，因此能够将接合对象在不劣化的温度下接合，并且在接合后能够谋求高耐热化。作为金属粒子，从散热性、耐氧化性以及成本的观点出发一般使用银。除了银以外也可以使用金、铜或镍来作为金属粒子，但是从成本的观点来看金劣于银，从由于氧化而烧结密度下降的观点来看铜劣于银，从由于氧化而烧结密度下降以及散热性的观点来看镍劣于银。

然而，银是容易硫化的金属。制造半导体装置的工厂大多是在无尘室中对温度和湿度进行了管理的区域，但是在发展中国家中大气环境差，有时由于汽车的排除气体等而在将构件搬入无尘室之前的期间由于硫化而导致银变色。另外，如果无尘室的构造不充分，则即使是无尘室内也会受到大气环境中的影响，银发生硫化和氧化，导致在批量生产时成品率显著下降。

因此，作为不含有银、且提供耐热温度高的接合部的接合材料，提出了以au和sn为主成分、且添加了pt等金属的接合材料(例如专利文献3)。

另一方面，对于半导体装置还要求提高批量生产性。在此，半导体装置的批量生产性好主要是指，在半导体装置的制造中与接合相关的设备简单，构件的保管容易，工序少，生产节拍短。

半导体装置的批量生产性依赖于所使用的接合材料的形态。作为接合材料的形态，一般已知膏状、箔状、片状等。

膏状的接合材料含有焊剂，因此能够在大气环境中进行接合。然而，膏状的接合材料含有溶剂，因此需要在冰箱中保管，除此以外还要求用于将膏状的接合材料进行印刷的印刷装置以及使用该印刷装置的印刷工序。因此，每当半导体元件的尺寸变化，都要求专用的印刷版等。而且，即使膏状的接合材料本身的成本低，由于印刷工序的管理和印刷装置的使用而作为整体的成本也增大。另外，由膏状的接合材料得到的接合部一般其耐热性低，因此为了使由于构件间的热膨胀系数差产生的剪切应力缓和而需要增大接合部的厚度。然而，由于接合部的厚度增大，在接合部中容易产生空洞，除此以外散热性也下降。此外，在使用如专利文献1那样的接合材料的情况下，得到耐热性优异的接合部，但是为了提高接合可靠性和散热性，需要通过加压来提高金属粒子的致密度。因而，要求具有加压机构的高价的高温炉，因此成本增大。

在使用箔状或片状的接合材料的情况下，不需要印刷工序，能够仅通过简易的安装操作来进行。然而，要求用于进行安装操作的安装装置。另外，箔状或片状的接合材料不含有焊剂，因此需要在还原气体中进行接合，因此，由于还原气体用的高价的高温炉的使用而作为整体的成本增大。

与此相对，通过蒸镀来形成接合膜的方法不需要进行接合材料的安装或印刷等，因此能够削减工序。另外，虽然会有蒸镀相比于印刷而言成本高这样的印象，但是如果在批量生产阶段在半导体晶片上进行蒸镀则每个半导体元件的成本相比于印刷而言便宜。另外，蒸镀还具有膜厚的偏差也小且稳定性也高的优点。

专利文献1：日本特开2012-54358号公报

专利文献2：日本特开2012-28613号公报

专利文献3：日本特开2010-99726号公报

技术实现要素：

发明要解决的问题

本发明是为了解决如上所述的问题而完成的，其目的在于提供一种批量生产性高且在250℃的高温下接合可靠性也优异的半导体装置及其制造方法。

用于解决问题的方案

本发明人们从批量生产性的观点出发，着眼于使用蒸发的接合膜的形成方法，发现在通过蒸镀来形成最适于该方法的特定的接合膜之后进行加热来接合，由此能够解决上述的问题的全部，以完成了本发明。

即，本发明是一种半导体装置的制造方法，包括如下工序：

在半导体晶片上通过蒸镀来依次形成密合性提高膜、pt膜、sn膜以及au膜，在由所述pt膜、所述sn膜以及所述au膜构成的金属层叠膜中，所述pt膜为5质量％以上且小于10质量％，所述au膜为51质量％以上且小于75质量％，所述sn膜为剩余部分；

对所述半导体晶片进行切割来得到半导体元件；

在基板上通过蒸镀来依次形成ni膜和au膜；以及

在将形成在所述半导体元件上的所述au膜与形成在所述基板上的所述au膜面对面地层叠之后，进行加热来接合。

另外，本发明是一种半导体装置，基板与半导体元件之间经由接合部被接合，其特征在于，

在所述基板与所述接合部之间形成有ni膜，在所述半导体元件与所述接合部之间形成有密合性提高膜，

所述接合部包含4.5质量％以上且9质量％以下的pt、46.8质量％以上且69质量％以下的au、16质量％以上且40.5质量％以下的sn、以及5质量％以上且8.5质量％以下的ni。

发明的效果

根据本发明，能够提供一种批量生产性高且在250℃的高温下接合可靠性也优异的半导体装置及其制造方法。

附图说明

图1是用于说明实施方式1中的半导体装置的制造方法的概略图。

图2是用于说明接合可靠性的评价方法的图。

(附图标记说明)

1：半导体元件；2：密合性提高膜；3：pt膜；4：sn膜；5：au膜；6基板；7：ni膜；8：接合部；10：裂纹；d：最大裂纹长度。

具体实施方式

下面，使用附图来说明本发明的半导体装置及其制造方法的优选实施方式。

实施方式1.

本实施方式中的半导体装置的制造方法包括如下工序：在半导体晶片上通过蒸镀来依次形成密合性提高膜、pt膜、sn膜以及au膜；对半导体晶片进行切割(dicing)来得到半导体元件；在基板上通过蒸镀来依次形成ni膜和au膜；以及在将形成在半导体元件上的au膜与形成在基板上的au膜面对面地层叠之后，进行加热来接合。

图1是用于说明本实施方式中的半导体装置的制造方法的概略图。

图1的(a)是表示依次形成有密合性提高膜2、pt膜3、sn膜4以及au膜5的半导体元件1以及依次形成有ni膜7和au膜5的基板6的图。图1的(b)是表示将形成在半导体元件1上的au膜5与形成在基板6上的au膜5面对面地层叠的状态的图。图1的(c)是表示通过将图1的(b)的层叠体进行加热来接合从而形成了接合部8的状态的图。

图1的(a)所示的半导体元件1能够通过在半导体晶片上通过蒸镀来依次形成密合性提高膜2、pt膜3、sn膜4以及au膜5之后对半导体晶片进行切割来得到。

作为半导体晶片的材料，不特别限定，能够使用在该技术领域中公知的材料。作为半导体晶片的材料的例子，可列举si(硅)、gaas(砷化镓)、sic(碳化硅)、gan(氮化镓)、金刚石等。其中，优选的是能够进行高温动作而对于下一代器件有用的sic、gan、金刚石等宽带隙半导体，特别优选的是sic。

作为形成在半导体晶片上的密合性提高膜2，只要是能够提高半导体晶片与pt膜3之间的密合性的金属膜则不特别限定，能够使用在该技术领域中公知的金属膜。作为密合性提高膜2的例子，可列举ti膜、cr膜。例如，ti膜能够在与si之间形成tisi，能够在与sic之间形成tisi或tic，因此与半导体晶片之间的密合性提高。在此，在本说明书中“ti膜”是指，以ti为主成分的金属膜，优选是指，含有99质量％以上的ti且剩余部分为不可避免的杂质的金属膜。另外，在本说明书中“cr膜”是指，以cr为主成分的金属膜，优选是指，含有99质量％以上的cr且剩余部分为不可避免的杂质的金属膜。

密合性提高膜2的厚度只要是能够提高半导体晶片与pt膜3之间的密合性的范围则不特别限定，一般是100nm左右。

形成在密合性提高膜2上的pt膜3和sn膜4是在接合时形成接合部8的金属膜。在此，在本说明书中“pt膜3”是指，以pt为主成分的金属膜，优选是指，含有99质量％以上的pt且剩余部分为不可避免的杂质的金属膜。另外，在本说明书中“sn膜4”是指，以sn为主成分的金属膜，优选是指，含有99质量％以上的sn且剩余部分为不可避免的杂质的金属膜。

形成在sn膜4上的au膜5是为了在接合前防止基底膜(pt膜3和sn膜4)的氧化或硫化而形成、且在接合时形成接合部8的金属膜。在此，在本说明书中“au膜5”是指，以au为主成分的金属膜，优选是指，含有99质量％以上的au且剩余部分为不可避免的杂质的金属膜。

在由pt膜3、sn膜4以及au膜5构成的金属层叠膜中，pt膜3的含有量为5质量％以上且小于10质量％，优选为5质量％以上且9质量％以下。如果pt膜3的含有量小于5质量％，则无法使接合部8高熔点化，耐不住250℃的高温。另一方面，如果pt膜3的含有量超过10质量％，则pt与sn容易形成硬而脆弱的合金层。其结果，缺乏接合部8的应力缓和性，接合部8的接合可靠性下降。

在此，关于金属层叠膜中的各膜的含有量，能够通过预先求出通过蒸镀来形成的各膜的密度(g/cm³)并根据所形成的各膜(cm³)的厚度计算各膜的质量(g)之后将各膜的质量除以金属层叠膜的质量来计算。

金属层叠膜中的au膜5的含有量为51质量％以上且小于75质量％，优选为51质量％以上且73质量％以下。如果au膜5的含有量小于51质量％，则无法使接合部8高熔点化，耐不住250℃的高温。另一方面，如果au膜5的含有量超过75质量％，则au与sn容易形成硬而脆弱的合金层。其结果，缺乏接合部8的应力缓和性，接合部8的接合可靠性下降。

金属层叠膜中的sn膜4的含有量是剩余部分，优选为19质量％以上且44质量％以下。

关于pt膜3、sn膜4以及au膜5的厚度，只要金属层叠膜中的各膜的含有量为上述的范围则不特别限定。一般来说，pt膜3的厚度为0.2μm以上且0.9μm以下。另外，sn膜4的厚度为5μm以上且11μm以下。另外，au膜5的厚度为3μm以上且9μm以下。

金属层叠膜的厚度(pt膜3、sn膜4以及au膜5的合计的厚度)不特别限定，优选为5μm以上且15以下。通过形成这样的厚度的金属层叠膜，将蒸镀了金属层叠膜的半导体晶片能够以不产生碎屑(chipping)等不良的方式进行切割，因此批量生产性提高。

作为在半导体晶片上将密合性提高膜2、pt膜3、sn膜4以及au膜5进行蒸镀的方法，不特别限定，能够使用在该技术领域中公知的方法。作为蒸镀方法的例子，可列举物理蒸镀(pvd)、化学蒸镀(cvd)。关于蒸镀的条件，只要根据所使用的蒸镀方法和装置适当设定即可。例如，预先求出各金属的蒸镀速率(vapordepositionrate)，与各膜的厚度或含有量相应地根据蒸镀速率计算蒸镀时间即可。

此外，sn膜4也可以使用以sn为主成分的焊料材料来形成。另外，各金属膜也可以在利用蒸镀的成膜后在从室温至200℃的温度范围中加热处理任意的时间。通过进行这样的加热处理，非晶形(非晶质，amorphous)状态的金属的一部分晶体化，能够去除在成膜时在金属膜中产生的内部应变，并且，由于在邻接的金属膜间产生金属扩散反应，因此能够提高邻接的金属膜间的密合强度。

作为对半导体晶片进行切割的方法，不特别限定，能够使用在该技术领域中公知的方法。具体地说，使用激光、刀片等来切割为规定的大小即可。

另一方面，如图1的(a)所示，在基板6上依次形成ni膜7和au膜5。

作为基板6，不特别限定，可以是要求与半导体元件1的接合的各种构件。作为基板6的例子，可列举dbc基板等电路基板、金属板、陶瓷板等。

形成在基板6上的ni膜7是为了与接合部8接合而所需的金属膜。在此，在本说明书中“ni膜7”是指，以ni为主成分的金属膜，优选是指，含有99质量％以上的ni且剩余部分为不可避免的杂质的金属膜。

ni膜7的厚度只要是能够与接合部8接合的范围则不特别限定，一般是0.2μm以上且5.0μm以下。

形成在ni膜7上的au膜5是为了在接合前防止基底膜(ni膜7)的氧化或硫化而形成、且在接合时形成接合部8的金属膜。

au膜5的厚度只要是能够防止基底膜(ni膜7)的氧化或硫化的范围则不特别限定，一般是0.2μm以上且5.0μm以下。

形成有各金属膜的半导体元件1和基板6在如图1的(b)所示那样将形成在半导体元件1上的au膜5与形成在基板6上的au膜5面对面地层叠之后进行加热来接合，由此形成接合部8。

作为层叠方法和加热方法，不特别限定，能够使用在该技术领域中公知的方法。例如，在加热板上配置形成有各金属膜的基板6，在其上层叠形成有各金属膜的半导体元件1，之后对加热板进行加热即可。

作为加热条件，只要根据所使用的加热装置、各金属膜的厚度等适当设定即可，不特别限定。一般来说，在220℃以上且350℃以下的温度下加热1分钟即可。

在形成接合部8之后，停止加热，并进行冷却，由此能够得到半导体装置。关于冷却，不需要强制性地冷却，自然冷却即可。

在本实施方式的半导体装置的制造方法中，通过蒸镀来在半导体元件1和基板6上形成各膜，因此与印刷等方法相比，能够均匀且薄地形成膜，生产稳定性高。另外，通过在半导体晶片上进行蒸镀来形成各膜，因此能够降低针对每个半导体元件1所花费的蒸镀成本。

另外，由于使用在最表面形成有au膜5的半导体元件1和基板6，因此在将半导体元件1与基板6进行接合时，能够防止au膜5的基底膜的氧化或硫化。因而，在将半导体元件1与基板6进行接合时，能够在大气气氛中进行加热，不要求高价的加热炉等。

并且，在接合时，仅通过进行加热，就使形成在半导体元件1上的pt膜3、sn膜4和au膜5以及形成在基板6上的au膜5和一部分ni膜7固溶，能够形成耐得住250℃的高温的接合可靠性优异的接合部8。具体地说，在sn中，熔点比sn高的au和pt扩散而固溶，形成熔点比sn的熔点(232℃)高的接合部8。因此，也不需要进行加压等，半导体装置的批量生产性提高。

如上述那样制造的半导体装置如图1的(c)所示那样基板6与半导体元件1之间经由接合部8被接合，在基板6与接合部8之间形成有ni膜7，在半导体元件1与接合部8之间形成有密合性提高膜2。

接合部8是包含pt、au以及sn的合金层。另外，接合部8由于固溶有ni膜7的一部分，因此还包含ni。

在接合部8中，pt的含有量为4.6质量％以上且小于8.4质量％，au的含有量为46.8质量％以上且小于68.3质量％，sn的含有量为16.5质量％以上且小于40.5质量％。如果上述成分的含有量不是上述范围外，则接合部8的接合可靠性下降。此外，关于接合部8中的ni的含有量不特别限定，优选为5质量％以上且8.5质量％以下。

此外，关于接合部8的组成(各成分的含有量)，能够通过对接合部8进行切断并利用能量分散型x射线(eds：energydispersivex-rayspectrometry)对其截面进行分析来求出。

[实施例]

下面，通过实施例来说明本发明的详情，但是并不是通过它们来限定本发明。

(实施例1～10和比较例1～12)

在8英寸的sic晶片上通过pvd(物理蒸镀)来依次形成了ti膜、pt膜、sn膜以及au膜。在此，将ti膜的厚度设为100nm，将pt膜、sn膜以及au膜设为表1所示的厚度。此外，关于各膜的厚度，通过调整蒸镀时间来进行了控制。之后，一边将金刚石刀片按压到sic晶片一边进行切削加工，由此切割为□10mm，得到半导体元件。此时确认出，通过切割未发生碎屑等不良。另外，预先测定通过pvd来形成的pt膜、sn膜以及au膜的密度(pt膜21.45g/cm³、sn膜7.30g/cm³、au膜19.32g/cm³)，根据表1所示的各膜的厚度计算各膜的质量，之后计算由pt膜、sn膜以及au膜构成的金属层叠膜中的各膜的含有量。在表1中示出其结果。

[表1]

接着，在cu板通过以ag为主成分的钎料被接合在si3n4板的两面而成的dbc基板(si3n4板：厚度0.32mm、尺寸□21mm、cu板：厚度0.8mm、尺寸□20mm)上，通过pvd来依次形成ni膜和au膜。在此，将ni膜的厚度设为1000nm，将au膜的厚度设为500nm。

接着，在被加热为280℃的加热板上载置形成有ni膜和au膜的dbc基板之后，将形成有ti膜、pt膜、sn膜以及au膜的半导体元件与dbc基板进行层叠。此时，将形成在半导体元件上的au膜与形成在dbc基板上的au膜面对面地层叠。然后，在大气气氛中，在无加压的情况下将层叠体放置10秒钟来进行接合。之后，将层叠体从加热板去除，进行自然冷却。

针对在上述中得到的各样本，对接合部的组成、初期接合性以及接合可靠性进行了评价。

关于接合部的组成，通过对接合部进行切断并利用能量分散型x线(eds：energydispersivex-rayspectrometry)对其截面进行分析来求出。该分析在接合部的5个部位进行，将平均值作为结果示出。在表2中示出通过该分析来得到的接合部的组成(pt、au、sn以及ni的含有量)。

关于初期接合性，利用作为非破坏检查装置的超声波探伤装置(sat：scanningacoustictomograph)测定接合部的空洞产生状况，将得到的图像进行2值化来计算出空隙率。在该评价中，针对各实施例和各比较例，将评价样本数设为30，将全部样本的空隙率为5％以下的情况设为〇，将全部样本中至少一个样本的空隙率大于5％的情况设为×。在表2中示出该结果。

关于接合可靠性，作为温度循环试验，使用冷热冲击试验机来在-55℃(保持15分钟)～250℃(保持15分钟)之间反复地往复来实施，在600次循环后利用超声波探伤装置(sat)测定了在样本的端部产生的裂纹长度。具体地说，如图2所示，对得到的sat像画出对角线，测定了沿着对角线的裂纹10(用白色表示)的长度。在测定中，针对各实施例和各比较例，将评价样本数设为30，将全部样本的最大裂纹长度d为1mm以下的情况设为〇，将全部样本中的至少一个样本的最大裂纹长度d大于1mm的情况设为×。在表2中示出该结果。

[表2]

如表2所示，实施例1～10的样本具有初期接合性和接合可靠性优异的接合部，与此相对，比较例1～12的样本的接合部的接合可靠性不充分。

从以上的结果可知，根据本发明，能够提供一种批量生产性高且在250℃的高温下接合可靠性也优异的半导体装置及其制造方法。

此外，在上述中，说明了半导体元件与基板的接合，但是本发明中的接合方法不限于半导体元件与基板的情况，还能够应用于各种用途。具体地说，在将磁性体接合于金属板的情况下，也能够应用该接合。另外，在如气密封装那样的极端地避忌排气的用途中，能够将该接合应用于其气密密封部。

本国际申请主张基于2016年7月4日申请的日本专利申请第2016-132321号的优先权，将这些日本专利申请的全部内容引用到本国际申请。