技术特征：
技术总结
本发明提供低价格且高性能的1.5电晶体型快闪记忆体，其与记忆体区域外部具有高相容性。本发明于基板上形成有牺牲膜，于该膜上设有U字形槽，于该槽内设置多层绝缘膜，该多层绝缘膜具有作为电荷蓄积层的氮化硅层。并且，于多层绝缘膜上设置低电阻材料作为控制闸极。且于控制闸极的侧面上的绝缘膜上自我对准形成选择闸极。相邻的控制闸极及选择闸极的两端分别设置与半导体基板为相反导电型的半导体区域，作为源极及汲极。借此形成1.5电晶体型快闪记忆体，包括源极、汲极且控制闸极及选择闸极于该源极、汲极之间相邻。具有控制闸极的MOS电晶体通过电荷蓄积层即氮化硅层被注入电荷或放出电荷而改变阈值电压，并作为非挥发性记忆体工作。
技术研发人员：曾德彰;永井享浩;白田理一郎;渡边浩志
受保护的技术使用者：超闪科技股份有限公司;永井享浩;白田理一郎;渡边浩志
技术研发日：2017.01.25
技术公布日：2017.08.11