本发明是关于一种影像感测机制，尤指一种新颖架构的影像感测器及感测像素阵列。
背景技术：
：一般而言，对于现有传统的感测像素单元之架构，读取一感测像素单元之感测讯号电荷及重置讯号电荷的操作是采用多组电容来暂存该些电荷，每组电容包括两个电容，例如当一列选择讯号选取某一列(row)时同时将该同一列上多个感测像素单元之感测讯号电荷读取至多组电容中的其中一电容，而接着再同时对该些感测像素单元进行重置，并同时将该同一列上多个感测像素单元之重置讯号电荷读取至多组电容中的另一电容，因此对于现有传统的感测像素单元之架构，读取电路的设计必然需要多组电容，导致其实际电路面积较大，不符合现今电路面积之设计渐趋变小的发展趋势。技术实现要素：因此本发明的目的之一在于提供一种新颖的影像感测器及感测像素阵列，以解决现有技术的问题。根据本发明实施例，其揭露了一种影像感测器，该影像感测器包含复数感测像素单元与一处理电路，其中一感测像素单元至少包含一光电二级管元件、一列重置电晶体、一缓冲电晶体、一暂存电路及一行控制电晶体。光电二级管元件用以将光转换产生一感测讯号。列重置电晶体具有一第一端耦接至一参考重置讯号、一第二端耦接至该光电二级管元件、一控制端受控于一列重置讯号。缓冲电晶体具有一控制端耦接至该光电二级管元件之一输出以缓冲接收该感测讯号。暂存电容，电性耦接至该缓冲电晶体与一接地准位之间，用以暂存该感测讯号之电荷。行控制电晶体电性连接至该缓冲电晶体之该控制端或该缓冲电晶体之一输出，用以作为一开关并根据对应于该感测像素单元之一行控制讯号而切换为开路或闭路，当该列重置电晶体导通时，控制是否传递该参考重置讯号之电荷至该暂存电容。处理电路耦接至该些感测像素单元，用以产生该列重置讯号以及该行控制讯号。根据本发明实施例，其揭露了一种使用于影像感测器之感测像素阵列，该感测像素阵列包含复数个感测像素单元，每一感测像素单元至少包括一光电二级管元件、一列重置电晶体、一缓冲电晶体、一暂存电路及一行控制电晶体。光电二级管元件用以将光转换产生一感测讯号。列重置电晶体具有一第一端耦接至一参考重置讯号、一第二端耦接至该光电二级管元件、一控制端受控于一列重置讯号。缓冲电晶体具有一控制端耦接至该光电二级管元件之一输出以缓冲接收该感测讯号。暂存电容，电性耦接至该缓冲电晶体与一接地准位之间，用以暂存该感测讯号之电荷。行控制电晶体电性连接至该缓冲电晶体之该控制端或该缓冲电晶体之一输出，用以作为一开关并根据对应于该感测像素单元之一行控制讯号而切换为开路或闭路，当该列重置电晶体导通时，控制是否传递该参考重置讯号之电荷至该暂存电容。本发明提供了新颖的影像感测器及/或感测像素阵列之感测像素单元的架构，每一感测像素单元均包含一行控制电晶体，令该影像感测器可通过控制每一感测像素单元所对应之行控制电晶体，以单个感测像素单元为单位来逐一输出同一列上不同感测像素单元所感测到之感测讯号的电荷及重置讯号的电荷，相较于现有的感测像素单元之架构，本发明新颖的感测像素单元之架构可令后续用以接收感测讯号电荷及重置讯号电荷的类比接收电路仅需要一组类比接收电路即可，例如只需要一组的两个取样电容来接收感测讯号电荷及重置讯号电荷，不需要如同传统接收电路一般需要n组的取样电容来同时接收同一列之感测像素单元的感测讯号电荷及重置讯号电荷，因而本案之影像感测器及/或感测像素阵列可大幅降低电路面积、减少电路制造成本。附图说明图1为本发明第一实施例之影像感测器的电路示意图。图2为本发明第二实施例之影像感测器的电路示意图。图3为本发明第三实施例之影像感测器的电路示意图。图4为图1所示之影像感测器于同一个列选择讯号时重置同一列上两个不同感测像素单元的简要讯号示意图。附图标号说明：100、200、300影像感测器101、201感测像素阵列101a、201a感测像素单元102处理电路105光电二级管元件110缓冲电晶体115转移电晶体120暂存电容125读取电晶体130列选择电晶体135行控制电晶体140列重置电晶体145类比数位转换电路150连续近似暂存器电路本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式本案之行控制电晶体之电路位置可具有多种不同的设计，以下提供了本案影像感测器及/或感测像素阵列之多种实施方式。参照图1，所绘示为本发明第一实施例之影像感测器100的电路示意图。影像感测器100包含感测像素阵列101及处理电路102，该感测像素阵列101包含复数个感测像素单元101a，例如m*n个感测像素单元(m列(row)、n行(column))，每一感测像素单元101a包括光电二级管元件(photodiode)105、缓冲电晶体110、转移电晶体115、暂存电容120、读取电晶体125、列选择电晶体130、列重置电晶体140与行控制电晶体135(列重置电晶体140与行控制电晶体135串联)。光电二级管元件105用以将光转换成电流或者电压讯号，产生一感测讯号。缓冲电晶体110具有一控制端耦接至光电二级管元件105之输出以缓冲接收该感测讯号的电荷，缓冲电晶体110的第一端耦接至供应电位vdd，其第二端耦接至一电流源，并于该第二端输出所缓冲之感测讯号的电荷。转移电晶体115具有一控制端耦接并受控于一列控制讯号(rowcontrolsignal)row，以及具有第一端耦接至该缓冲电晶体110之输出、第二端耦接至暂存电容120，转移电晶体115作为传输通道，当导通时将所接收到之讯号电荷(例如感测讯号的电荷)转移至暂存电容120，当不导通时则不转移所接收到之讯号电荷(例如感测讯号的电荷)；本实施例中，转移电晶体115为可选的(optional)。暂存电容120耦接至该转移电晶体115与一接地准位之间，用以暂存讯号的电荷(例如该感测讯号的电荷)。读取电晶体125具有一控制端耦接至该暂存电容120，作为源极随耦器(sourcefollower)。列选择电晶体130具有控制端耦接并受控于一列选择讯号(rowselectsignal)rsel，以及具有第一端耦接至该读取电晶体125之输出。该感测像素单元101a之感测讯号的电荷在暂存于电容120后会通过读取电晶体125及列选择电晶体130，而被读取并输出至后续的类比接收电路，例如一第一电容(未绘示于图1)。该列重置电晶体140具有一控制端耦接并受控于一列重置讯号(rowresetsignal)rst，以及该行控制电晶体135作为一开关并根据对应于该感测像素单元101a之一行控制讯号(columncontrolsignal)col而切换为开路或闭路，例如，在后续的类比接收电路已接收到并储存该感测像素单元101a之感测讯号电荷后，可接着重置该感测像素单元101a来得到对应的重置讯号电荷，并采用一第二电容(未绘示于图1)接收对应的重置讯号电荷，当该列重置讯号rst控制该列重置电晶体140导通时，该行控制讯号col控制该行控制电晶体135被导通而重置该感测像素单元101a，此时会传递该参考重置讯号(亦即准位vdd)至缓冲电晶体110之控制端，并通过缓冲电晶体110、转移电晶体115至暂存电容120，接着通过读取电晶体125及列选择电晶体130，而被读取并输出至后续的类比接收电路，例如上述第二电容。反之，即使当该列重置讯号rst控制该列重置电晶体140导通时，该行控制讯号col可控制该行控制电晶体135不导通，不传递该参考重置讯号至缓冲电晶体110之控制端，因而不重置该感测像素单元101a。应注意，上述每一感测像素单元101a之控制讯号rst、col、row及rsel可由处理电路102所产生。后续类比接收电路采用一组两个电容(亦即上述第一、第二电容)来接收并储存某一个感测像素单元之感测讯号电荷及重置讯号电荷后，该感测讯号电荷及重置讯号电荷可被一类比数位转换电路转换为两数位值，储存于存储器中，因此，上述同一组两个电容(第一、第二电容)原先储存的电荷可被清空并接着用来接收并储存下一个感测像素单元之感测讯号电荷及重置讯号电荷，如此，本案之影像感测器100的类比接收电路仅需要采用一组两个电容即可逐一接收同一列上不同感测像素单元所产生之感测讯号电荷及重置讯号电荷，不需要采用n组电容来接收同一列上不同感测像素单元所产生之电荷。请搭配参照图1与图4，图4为图1所示之影像感测器100于同一个列选择讯号时重置同一列上两个不同感测像素单元的简要讯号示意图。讯号row0为一列选择讯号，当该列选择讯号row0被设置(asserted)时，影像感测器100此时进行读取该列选择讯号row0所对应之一特定列上不同感测像素单元的感测讯号电荷及重置讯号电荷，图4所表示为读取该特定列上两不同感测像素单元的感测讯号电荷及重置讯号电荷的顺序，讯号rst0代表列重置讯号，讯号col0及讯号col1分别为两个不同感测像素单元的行控制讯号，如前所述，当该列重置讯号rst0及行控制讯号col0均被设置时(例如时段t2)，该特定列上对应于行控制讯号col0之相对应感测像素单元之列重置电晶体140与行控制电晶体135均被导通，令供应电位vdd连接至该相对应感测像素单元之缓冲电晶体110的控制端，使暂存电容120储存重置讯号电荷，反之，当行控制讯号col0并未被设置时，即使列重置讯号rst0、列控制讯号row0均被设置，供应电位vdd不会连接至缓冲电晶体110的控制端，暂存电容120所储存之感测讯号电荷不会被清除，该特定列上对应于行控制讯号col0之相对应感测像素单元可于时段t1内进行光电感测来产生感测讯号的电荷。相同地，当该列重置讯号rst0及另一行控制讯号col1均被设置时(例如时段t4)，该特定列上对应于行控制讯号col1之另一相对应感测像素单元之列重置电晶体140与行控制电晶体135均被导通，令供应电位vdd连接至该相对应感测像素单元之缓冲电晶体110的控制端，使暂存电容120所储存之感测讯号电荷被清除，储存重置讯号电荷，反之，当行控制讯号col1并未被设置时，即使列重置讯号rst0、列控制讯号row0均被设置，供应电位vdd不会连接至缓冲电晶体110的控制端，不会使暂存电容120所储存之感测讯号电荷被清除，该特定列上对应于行控制讯号col0之相对应感测像素单元可于时段t3内进行光电感测来产生感测讯号的电荷。如此，通过采用不同行控制讯号来控制同一列上多个不同感测像素单元之行控制电晶体，可令该些不同感测像素单元于同一列选择讯号rsel被设置时，每一感测像素单元可逐一进行光电感测、感测电荷暂存及电荷重置的操作，例如，第一列的列选择讯号rsel被设置时，该列上第一行之一感测像素单元可先进行光电感测、感测电荷暂存及电荷重置的操作，并输出感测电荷至后端的一类比数位转换电路，接着，该列上第二行之一感测像素单元再进行光电感测、感测电荷暂存及电荷重置的操作，并输出感测电荷至后端之该类比数位转换电路，这样一来，后端之该类比数位转换电路只需要使用同一套的类比接收电路，例如采用同一套的两个电容元件来分别接收上述第一感测像素单元之感测电荷及重置电荷、接着再分别接收上述第二感测像素单元之感测电荷及重置电荷，相较于传统影像感测机制需要采用多套的类比接收电路来分别接收同一列之不同感测像素单元之感测电荷及重置电荷，本案之影像感测器100的具有极低电路制造成本的优点。应注意的是，图4所示之讯号仅是用以示意对于同一列之不同感测像素单元先后进行光电感测、电荷重置的操作，以利读者区别出本案之操作有别于传统机制同时重置同一列上不同感测像素单元的操作，此不应视为本案之限制。再者，上述第一实施例另具其他设计变化，例如，行控制电晶体135可改为设置连接于供应电位vdd与列重置电晶体140之间，而列重置电晶体140可改为设置连接于行控制电晶体135与该缓冲电晶体110之该控制端之间，而此亦为本发明的范畴。再者，行控制电晶体135之电路位置亦可改为设置于缓冲电晶体110之输出端与转移电晶体115之间，或是改为设置于转移电晶体115与读取电晶体125之间。请参照图2，所绘示为本发明第二实施例之影像感测器200的电路示意图。影像感测器200包含感测像素阵列201及处理电路102，该感测像素阵列201包含复数个感测像素单元201a，例如m*n个感测像素单元，每一感测像素单元201a包括光电二级管元件105、缓冲电晶体110、转移电晶体115、暂存电容120、读取电晶体125、列选择电晶体130、列重置电晶体140与行控制电晶体135(转移电晶体115与行控制电晶体135串联)。行控制电晶体135作为一开关并根据对应于该感测像素单元201a之一行控制讯号col而切换为开路或闭路，例如，在后续的类比接收电路已接收到并储存该感测像素单元201a之感测讯号电荷后，可接着重置该感测像素单元201a来得到对应的重置讯号电荷，并采用第二电容(未绘示于图2)接收对应的重置讯号电荷，当该列重置讯号rst控制该列重置电晶体140导通时，该行控制讯号col控制该行控制电晶体135被导通而重置该感测像素单元201a，此时会接收到通过缓冲电晶体110、转移电晶体115的该参考重置讯号(亦即准位vdd)并将该参考重置讯号传递至暂存电容120，接着通过读取电晶体125及列选择电晶体130，而被读取并输出至后续的类比接收电路，例如上述第二电容。反之，即使当该列重置讯号rst控制该列重置电晶体140导通时，该行控制讯号col可控制该行控制电晶体135不导通，不将通过缓冲电晶体110、转移电晶体115的该参考重置讯号传递至暂存电容120，因而不重置该感测像素单元201a。应注意，上述每一感测像素单元201a之控制讯号rst、col、row及rsel可由处理电路102所产生。后续类比接收电路采用一组两个电容(第一、第二电容)来接收并储存某一个感测像素单元之感测讯号电荷及重置讯号电荷后，该感测讯号电荷及重置讯号电荷可被一类比数位转换电路转换为两数位值，储存于存储器中，因此，上述同一组两个电容(第一、第二电容)原先储存的电荷可被清空并接着用来接收并储存下一个感测像素单元之感测讯号电荷及重置讯号电荷，如此，本案之影像感测器200的类比接收电路亦只需要采用一组两个电容即可逐一接收同一列上不同感测像素单元所产生之感测讯号电荷及重置讯号电荷，不需要采用n组电容来接收同一列上不同感测像素单元所产生之电荷。此外，图2所示之影像感测器200于同一个列选择讯号时对同一列上两个不同感测像素单元进行重置的讯号范例可参照图4的范例，不另赘述。再者，上述第二实施例亦另具其他设计变化，例如，行控制电晶体135可改为设置连接于缓冲电晶体110之输出与转移电晶体115之间，而转移电晶体115可改为设置连接于行控制电晶体135与暂存电容120的一端之间，而此亦为本发明的范畴。另外，上述第一或第二实施例之影像感测器可另包含一类比数位转换电路，例如，参照图3，图3为本发明第三实施例之影像感测器300的电路示意图。除了图1所示之电路元件，影像感测器300另包含一类比数位转换电路145，类比数位转换电路145包含第一开关sw1、第二开关sw2、第一取样电容c1、第二取样电容c2及一连续近似暂存器电路(successiveapproximationregister，sar)150，类比数位转换电路145耦接至该列选择电晶体130之第二端，当开关sw1为闭路时，利用该第一取样电容c2来暂存感测讯号电荷，以及当开关sw2为闭路时，利用该第二取样电容c2来暂存重置讯号电荷，接着，连续近似暂存器电路150比对电容c1、c2所分别暂存之电荷，来扣除因电晶体制程飘移所造成的固定图案噪声(fixedpatternnoise，fpn)。应注意的是，本案并不限定必然使用连续近似暂存器电路150来比对两讯号电荷，因而亦可采用其他类比电路机制来执行该项操作。相较于传统机制均另采用一相关双采样电路(correlateddoublesampling，cds)来存取感测讯号电荷及重置讯号电荷，本案是直接采用该类比数位转换电路145内所包含之第一取样电容c1、第二取样电容c2作为上述第一实施例或第二实施例中之第一电容与第二电容，存取感测讯号电荷与重置讯号电荷，这样一来，本案可免去使用相关双采样电路，同时只需要一组两个电容，而不需要采用多组的电容来存取电荷值，符合电路面积愈来愈小之趋势需求。以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。当前第1页12