受保护的电子芯片的制作方法

相关申请的交叉引用

本申请要求于2016年9月30日提交的法国专利申请号1659451的优先权权益，该专利申请的内容在法律允许的最大程度上通过引用以其全文结合在此。

本申请涉及电子芯片，例如涉及被保护免受攻击的电子芯片。

背景技术：

电子芯片(诸如银行卡芯片)包含很可能被剽窃者觊觎的机密数据。为了获得此信息，剽窃者可以通过用激光脉冲扫描芯片的后表面来实施攻击。激光的影响会干扰芯片操作。观察这类干扰(有时被称为故障)的结果，使得剽窃者能够实施攻击。为了干扰芯片操作，剽窃者还可以使用探针接触后表面来施加正电势或负电势。

期望保护电子芯片免受这类攻击(被称为故障注入攻击)，已知的设备具有各种缺点和实现问题。

技术实现要素：

因此，实施例提供了一种电子芯片，该电子芯片包括：第一导电类型的掺杂半导体衬底、覆盖该衬底的第二导电类型的掺杂掩埋层以及覆盖该掩埋层的该第一导电类型的第一掺杂阱。与该掩埋层分隔开的电路形成在该第一阱的内部和顶部上和/或在形成于该第一阱中的第二阱的内部和顶部上。电流检测器用于对该掩埋层进行偏置。

根据实施例，与掩埋层接触的第二导电类型的第一壁包围第一阱。

根据实施例，与衬底接触的第一导电类型的第二壁包围第一壁。

根据实施例，在掩埋层与第二阱之间，第一阱具有在从2μm到3μm范围内的厚度。

根据实施例，掩埋层具有在2μm至3μm的范围内的厚度。

根据实施例，当偏置电流的绝对值大于从2μa到50μa范围中的值时，检测器能够生成报警信号。

实施例提供了一种保护上述芯片免受攻击的方法，包括：将该衬底和该第一阱偏置到一定参考电势；对该掩埋层进行偏置以阻断该掩埋层与该衬底之间的结以及该掩埋层和该第一阱之间的结；以及如果用于对所述掩埋层进行偏置的该电流大于阈值，则生成报警信号，该报警信号触发应对措施以停止该攻击。

前述和其他特征和优势将结合附图在特定实施例的以下非限制性描述中详细讨论。

附图说明

图1和图2是展示了不同类型的电子芯片电路的局部简化横截面视图；

图3a是被保护免受攻击的电子芯片的实施例的局部简化横截面视图；

图3b是图3a的芯片的简化俯视图；以及

图4展示了攻击检测器的实施例。

具体实施方式

已经在各种附图中使用相同参考标号来标示相同的元件，并且各种附图并未按比例绘制。为清楚起见，仅已经示出并详述了对于理解所描述的实施例有用的那些步骤和元件。具体而言，未示出模拟或数字电路以及存储器电路的细节。

在下文的描述中，当引用限制相对位置的术语(如术语“顶部”、“底部”、“上部”、“下部”等)时，参考相关元件在相关横截面视图中的取向。

图1是横截面视图，展示了包括在电子芯片中的被称为双阱电路的第一类型电路10的示例。电路10包括p沟道mos晶体管tp和n沟道mos晶体管tn。晶体管tp形成在位于p型掺杂衬底14的前表面中的n型掺杂阱12的内部和顶部上。晶体管tn形成在位于n阱12之间的衬底的部分16的内部和顶部上。n阱12在前表面处设置有偏置触点18。触点18连接到施加有高电势vh的节点。部分16在连接到地gnd的前表面处设置有偏置触点20。晶体管tp和tn通过导体(未示出)连接，以形成在高电势vh1与低电势vl1之间供电的电路。电源电势vh1和vl1可以分别等于偏置电势vh和gnd。晶体管tn、tp以及偏置触点18和20通过绝缘沟槽22彼此分隔开。

图2是横截面视图，展示了包括在电子芯片中的被称为三阱电路的第二类型电路24的示例。电路24包括电路10的元件，将不再对其进行描述。在电路24中，n阱12聚集在深阱26中，该深阱具有形成在其中的p阱16，并且p阱16的偏置触点20连接到施加有低电势vl的节点，该低电势可以不同于地gnd。

如前序部分所指出的，芯片的电路可以包含剽窃者所觊觎的机密信息。剽窃者很可能尝试通过故障注入攻击来获得此信息。为了实现这一点，剽窃者可以首先用红外相机从后表面观察芯片的不同电路，并且然后选择所要攻击的电路。

剽窃者可以用激光脉冲28攻击电路。在如图1中所展示的双阱类型电路的情况下，脉冲在n阱12与p衬底14之间的pn结附近产生电子-空穴对。这些电子由存在于pn结附近的电场分隔开。这些电子前往n阱12的高电势，而这些空穴前往相邻p部分16的低电势。这导致了从n阱12流向p部分16的电流il。分别存在于阱12和部分16中的电子和空穴干扰了晶体管tn和tp的操作。在三阱类型电路的情况下，激光脉冲产生从n阱26到p阱16的光电流il1以及从n阱26到p衬底14的光电流il2，这些光电流干扰晶体管的操作。

剽窃者还可以通过使用探针(未示出)施加电势(例如，在后表面上施加的几十伏的正电势)来攻击电路。在三阱类型电路的示例中，p衬底14与n阱26之间的pn结是正向偏置的。由p阱16、n阱26和p衬底14形成的双极型晶体管具有正向偏置的基极-发射极结，并因此具有导电性。由此，剽窃者将电荷注入到n阱26和p阱16中，这干扰了晶体管tn和tp的操作。

在此期望保护双阱类型或三阱类型的电路免受这种攻击，其中，这些电路可以是数字电路或模拟电路。在此还期望保护其它类型的电路，例如包括双极型晶体管和/或其他类型的半导体部件和/或诸如电容器或电阻器等部件的电路。进一步期望保护存储器电路，即，包括存储器点组件(例如存储器点阵列)的电路。

图3a和图3b展示了被保护免受故障注入攻击的芯片30的实施例。图3a是局部简化横截面视图，并且图3b是以不同比例缩放的俯视图。

作为示例，芯片30包括图1类型的电路10，图2类型的电路24以及形成在半导体晶片33的前表面处的存储器电路32(mem)。图3a中所展示的电路10、24和32位于图3b所示的保护区域34(ic)中，其中，这些电路未示出。

芯片30包括位于p型掺杂层37下方的n型掺杂掩埋层36。电路10、24和32形成在层37的内部和顶部上。p层37与掩埋层36接触，而电路10、24和32的元件并非一直延伸到掩埋层36。

n型掩埋层36的外围与n型壁38接触，该n型壁在位于保护区域34周围的晶片33的部分中从前表面延伸。因此，由掩埋层36和壁38界定的层37形成阱37。作为示例，壁38整体地包围保护区域34。壁38顶部有连接到施加有高偏置电势vdd的节点42的触点40。触点40连接到用于对掩埋层36进行偏置的电流i(即，由埋层36吸收的或源自其的电流)的检测器44(det)。该检测器可以位于保护区域34中。

位于掩埋层36下方的晶片33的部分对应于p型掺杂衬底46。衬底46与p型掺杂的外围壁48接触，该p型掺杂的外围壁一直延伸到前表面。

p壁48通过触点52连接到地gnd，并且p阱37通过触点54连接到地gnd。

作为示例，电路10和24的n阱12和26可以穿透进入p阱37下至小于2μm的深度。n阱12和26的下层与掩埋层36的上层之间的阱37的厚度可以在2μm至3μm的范围内。掩埋层36可以具有在从2μm至3μm范围内的厚度。

在正常操作中，即，在没有攻击的情况下，掩埋层36与周围p型掺杂区46和37之间的pn结被反向偏置，并且掩埋层36的偏置电流i可忽略不计。

在受到来自后表面的激光束28的攻击的情况下，光生电流i1从掩埋层36流向p衬底46，并且光生电流i2从掩埋层36流向p阱37。掩埋层36的包括两个分量i1和i2的偏置电流i由于攻击而因此增加。当电流i变得大于阈值时，检测器发出报警信号a。生成此报警信号导致采取应对措施来使攻击停止，例如通过破坏机密数据或通过停止电路操作。

芯片的后表面上的探针类似地检测并停止通过施加正电势或负电势实施的攻击。作为示例，检测到的电流阈值的绝对值在2μa至50μa的范围内，例如，10μa。

根据一个优点，由于n掩埋层36的存在，可以保护形成在阱37上部中的任何类型的电路，并且可以同时保护若干不同类型的电路。在所示的示例中，双阱类型的电路、三阱类型的电路和存储器电路受到保护。因此可以同时保护芯片的所有电路。

根据另一个优点，p阱37、n壁38和p壁48在保护区域34周围的前表面处占据宽度较小(例如窄于4μm)的条带。芯片专用于保护的表面被限制于此条带以及这些电路所共用的单个检测器的表面，而保护区域34可以具有大于1mm²的表面积。芯片的用于保护这些电路的表面积因此而受到具体的限制。

根据另一个优点，检测灵敏度极其高。实际上，由于p阱37的存在，由攻击生成的偏置电流不会与电路的电源电流或与包括在电路中的阱的偏置电流相混合。

根据另一个优点，由于在保护区域34的所有电路下夹置在p区域之间的n型埋层36的存在，这些电路阱通过红外成像是不可见的。这使得避免剽窃者能够容易地选择将要攻击的位置。

根据另一个优点，与包围保护区域34的电路分隔开的n壁38的存在使能够有效地保护位于受保护区域周边处的电路部分。

图4展示了能够检测流入或流出掩埋层36的电流的检测器44的示例。检测器44连接到施加有电势vdd的节点并且到壁38的连接至掩埋层36的触点40。连接到触点52的衬底46之间的pn结由二极管60表示，并且连接到触点54的p阱37与掩埋层36之间的pn结由二极管62表示。

检测器44包括将触点40连接到施加有电势vdd的节点42的电阻器64。触点40通过反相器66耦合到或门68的第一输入端。比较器70连接在电阻器64两端，比较器70的正输入端连接到触点40且负输入端在电压vdd处。比较器70的输出端连接到或门68的第二输入端。报警信号a对应或门68的输出端的高值。

在正常操作中，触点40通过电阻器64取为电势vdd。无报警信号发出。

在激光攻击导致掩埋层吸收电流i的情况下，触点40的电势下降，并且反相器66的输出端切换到高值，这导致发出报警信号a。类似地，通过在后表面上施加高负电势实施的攻击被类似地检测到。

在通过向后表面施加正电势而实施攻击的情况下，源自节点40的电流导致触点40的电势增加，并且此电势变得大于电势vdd。当触点40的电势超过阈值时，比较器70的输出端切换到高值，这导致发出报警信号a。

根据一个优点，由此获得的检测器包含少量的部件并且易于实现。此检测器占据芯片上的有限表面积。进一步地，此检测器提供了保护既免受激光攻击又免受通过施加电势而实施的攻击。

已经描述了具体实施例。本领域技术人员将容易想到各种替换、修改和改进。具体地，尽管已经关于图4描述了能够向触点40施加偏置电势vdd的电阻器64，但是电阻器64可以被施加有电势vdd的电路所取代，此电路在触点40的电势低于电势vdd时供应流向接触点40的电流ith并且在触点40的电势高于电压vdd时阻止电流从触点40流出。电流ith的值于是对应于偏置电流的检测阈值。

此外，尽管图3b中所示的壁38和48完全地包围保护区域34，但是壁38和48可以被部分地包围保护区域的类似壁所取换。进一步地，壁38可以被用于将掩埋层36电连接到检测器44的任何其它结构所取代。

进一步地，可以通过反转电势的正负来反转n导电类型和p导电类型。

这样的替换、修改和改进旨在是本公开的一部分，并且旨在位于本发明的精神和范围内。因而，前面的描述仅通过示例并非旨在限制。本发明仅如在以下权利要求及其等效物中所限定的那样进行限制。