一种金属栅极制作方法与流程

本发明涉及半导体制造领域，尤其涉及一种金属栅极的制作方式。

背景技术：

现有技术在28nm节点的高k介质/金属栅(high-kmetalgate，hkmg)结构制造工艺中大多采用后栅集成方案(gatelast)，在去除多晶硅伪栅极(dummygate)时使用氮化钛作为硬掩膜，在提高选择比的同时保护使用氮化硅的接触刻蚀阻挡层(contactetchstoplayer，cesl)和使用氧化物的层间介质隔离层(interlayerdielectric，ild)，避免损耗形成缺陷(step)。

技术实现要素：

针对上述问题，本发明提供一种金属栅极制作方法，应用于半导体的刻蚀工艺中，其特征在于，提供一形成有多晶硅伪栅极的cmos结构，所述cmos结构具有nmos区域和pmos区域，所述cmos结构上覆盖有一层间介质隔离层，还包括以下步骤：

步骤s1、通过cmp平坦化至所述多晶硅伪栅极露出；

步骤s2、淀积一硬掩膜层，于所述硬掩膜层表面形成一第一掩膜层，图案化所述第一掩膜层，于所述pmos区域的所述多晶硅伪栅极处形成工艺窗口；

步骤s3、通过所述第一掩膜层对所述pmos区域进行刻蚀，去除所述pmos区域的所述多晶硅伪栅极，形成一第一栅极沟槽；

步骤s4、去除所述第一掩膜层，依次淀积一第一刻蚀阻挡层和一第一tin层；

步骤s5、于所述第一tin层表面形成一第二掩膜层，图案化所述第二掩膜层，于所述nmos区域的所述多晶硅伪栅极处形成工艺窗口；

步骤s6、通过所述第二掩膜层对所述nmos区域进行刻蚀，去除所述nmos区域的所述多晶硅伪栅极，形成一第二栅极沟槽；

步骤s7、去除所述第二掩膜层，依次淀积一第二刻蚀阻挡层、一tial层、一第二tin层、一浸润层，随后，在所述cmos表面淀积栅极金属；

步骤s8、对所述cmos表面进行平坦化处理，至去除所述硬掩膜层，形成金属栅极。

其中，所述硬掩膜层为氮化钛。

其中，所述第一刻蚀阻挡层为氮化钽。

其中，所述第二刻蚀阻挡层为氮化钽。

其中，所述第一刻蚀阻挡层的厚度小于10a。

其中，所述制作方法适用于后栅极工艺。

其中，所述后栅极工艺包括先高k介质后栅极工艺。

其中，所述后栅极工艺还包括后高k介质后栅极工艺。

其中，所述步骤s6中所述图案化所述第二掩膜层时，使用牺牲材料保护所述第一tin层。

其中，所述金属栅极为高k介质金属栅极。

有益效果：去除nmos区域的多晶硅伪栅极时使用tin作为硬掩膜，在分开去除nmos和pmos的多晶硅伪栅极后，同步进行电极填充，简化工艺流程。

附图说明

图1本发明的制作方法流程图；

图2～图7形成高k金属栅极结构的工艺结构示意图；

其中的附图标记为：

1第一tin层；2第一刻蚀阻挡层；3硬掩膜层；4、10氧化物；5、9刻蚀阻挡层；6半导体衬底；7高k介质层；8tin层；11多晶硅伪栅极；12栅极金属；13第二tin层；14tial层；15第二刻蚀阻挡层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种高k金属栅极结构的制作方法的流程图。同时，请参阅图2～图7，图2～图7是本发明一较佳实施例中根据图1的方法形成高k金属栅极结构的工艺结构示意图。图2～图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种金属栅极制作方法，应用于半导体的刻蚀工艺中，其特征在于，提供一形成有多晶硅伪栅极的cmos结构，所述cmos结构具有nmos区域和pmos区域，所述cmos结构上覆盖有一层间介质隔离层，还包括以下步骤：

步骤s1、通过cmp平坦化至所述多晶硅伪栅极露出；

步骤s2、淀积一硬掩膜层3，于所述硬掩膜层3表面形成一第一掩膜层，图案化所述第一掩膜层，于所述pmos区域的所述多晶硅伪栅极处形成工艺窗口；

步骤s3、通过所述第一掩膜层对所述pmos区域进行刻蚀，去除所述pmos区域的所述多晶硅伪栅极，形成一第一栅极沟槽；

步骤s4、去除所述第一掩膜层，依次淀积一第一刻蚀阻挡层2和一第一tin层1；

步骤s5、于所述第一tin层1表面形成一第二掩膜层，图案化所述第二掩膜层，于所述nmos区域的所述多晶硅伪栅极11处形成工艺窗口；

步骤s6、通过所述第二掩膜层对所述nmos区域进行刻蚀，去除所述nmos区域的所述多晶硅伪栅极11，形成一第二栅极沟槽；

步骤s7、去除所述第二掩膜层，依次淀积一第二刻蚀阻挡层15、一tial层14、一第二tin层13、一浸润层(图中未示出)，随后，在所述cmos表面淀积栅极金属12；

步骤s8、对所述cmos表面进行平坦化处理，至去除所述硬掩膜层，形成金属栅极。

上述技术方案中，去除nmos区域的多晶硅伪栅极时使用tin作为硬掩膜，在分开去除nmos和pmos的多晶硅伪栅极后，同步进行电极填充，简化工艺流程。

在一个较佳的实施例中，先在一半导体衬底6上图案化形成一栅氧化层，随后，在栅氧化层上图案化形成一伪栅层和一高度低于伪栅层的伪栅层侧墙，形成具有具有多晶硅伪栅极的cmos结构。随后，在cmos结构表面覆盖一层间介质层。

在一个较佳的实施例中，采用例如化学机械研磨，对层间介质层进行平坦化处理，直至暴露多晶硅栅极。

在一个较佳的实施例中，硬掩膜层3可以使用tin。

在一个较佳的实施例中，对多晶硅伪栅极11进行刻蚀时，把第一tin层1、第一刻蚀阻挡层2、硬掩膜层3一同作为刻蚀的硬掩膜。

在一个较佳的实施例中，对第二掩膜层进行图案化时可以使用牺牲材料保护第一tin层。

在一个较佳的实施例中，对多晶硅伪栅极11进行刻蚀时可以使用牺牲材料保护第一tin层。

在一个较佳的实施例中，第一刻蚀阻挡层1的材料可以选用氮化钽。

在一个较佳的实施例中，第一刻蚀阻挡层的厚度小于10a。

在一个较佳的实施例中，第二刻蚀阻挡层15的材料可以选用氮化钽。

在一个较佳的实施例中，使用后栅极工艺进行制作，后栅极工艺包括先高k介质后栅极工艺以及后高k介质后栅极工艺。

上述技术方案中，后栅极工艺是一种用于制作金属栅极结构的工艺，这种技术在对硅片进行源、漏区离子注入操作以及后续的高温退火步骤完成之后再形成金属栅极。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。