一种闪存及其制造方法与流程

本发明实施例涉及存储技术领域，尤其涉及一种闪存及其制造方法。

背景技术：

闪存是一种浮栅型存储器件，广泛的应用于各种行业中，闪存的有源区与浮栅的接触面积直接决定了存储单元的电流密度的大小。

随着闪存制程工艺技术的发展，不断微缩存储单元的有源区以获取更大的单位面积存储密度，但是存储单元的电流密度也因此随着不断减小，导致存储单元读写的电流操作宽度变小，读写次数降低，存储单元的可靠性降低。另外，在现有工艺中，在形成源极时需要对源极区进行刻蚀，但是所刻蚀的沟槽的深宽比很高，导致源极刻蚀过程中的光阻残余很难淸干净，而这些残余的光阻又会阻碍后续的源极离子注入，导致源极区残留有光阻的存储单元电流偏低，这种存储单元电流分布的不均匀性将严重影响闪存的运行效率和可靠性。

针对上述问题，提供一种具有高运行效率和高可靠性的闪存成为一个待解决的问题。

技术实现要素：

本发明实施例提供一种闪存及其制造方法，以解决现有闪存的运行效率和可靠性低的问题。

第一方面，本发明实施例提供了一种闪存的制造方法，包括：提供一半导体衬底，所述半导体衬底具有间隔设置的隔离区和有源区，所述隔离区中填充有绝缘材料；在任意相邻两个所述隔离区之间的所述有源区中形成第一凹槽；在所述第一凹槽中依次生长隧穿氧化层以及形成浮栅。

可选的，在上述闪存的制造方法，所述第一凹槽的截面形状为半圆形、半椭圆形、长方形或梯形，所述截面所在的平面与所述半导体衬底的上表面垂直。

可选的，在上述闪存的制造方法，所述第一凹槽的侧壁与所述第一凹槽底面的夹角为圆角。

可选的，在上述闪存的制造方法，所述第一凹槽的深度为

可选的，在上述闪存的制造方法，所述在所述第一凹槽中依次生长隧穿氧化层以及形成浮栅之后，包括：依次形成绝缘层和控制栅，在垂直于所述半导体衬底的方向上，所述绝缘层覆盖所述隔离区和所述浮栅，所述控制栅覆盖所述绝缘层。

可选的，在上述闪存的制造方法，所述依次形成绝缘层和控制栅包括：在填充有所述绝缘物质的所述隔离区的表面形成第二凹槽；依次形成所述绝缘层和所述控制栅。

可选的，在上述闪存的制造方法，所述绝缘层包括依次层叠形成的第一氧化物层、氮化物层和第二氧化物层。

可选的，在上述闪存的制造方法，所述绝缘材料为二氧化硅。

可选的，在上述闪存的制造方法，所述在所述第一凹槽中依次形成隧穿氧化层和浮栅之后，还包括：对所述浮栅进行平坦化处理，使其与所述有源区的表面平齐。

第二方面，本发明实施例还提供了一种闪存，包括：半导体衬底，所述半导体衬底具有间隔设置的隔离区和有源区，所述隔离区中填充有绝缘材料；第一凹槽，形成于任意相邻的两个所述隔离区之间的所述有源区中；隧穿氧化层，覆盖在所述第一凹槽的表面；浮栅，形成在所述第一凹槽中，覆盖在所述隧穿氧化层上。

本发明实施例提供了闪存及其制造方法，首先提供一半导体衬底，且半导体衬底具有间隔设置的隔离区和有源区，隔离区中填充有绝缘材料；其次在任意相邻两个隔离区之间的有源区中形成第一凹槽；然后在第一凹槽中依次形成隧穿氧化层以及形成浮栅。本发明实施例中通过将浮栅形成在有源区的第一凹槽中，一方面使得浮栅和有源区的接触面积增大，电流沟道长度增加，从而使闪存单元的电流密度以及读写的电流操作宽度增加，最终使得闪存单元的读写次数增加，运行效率得到提高；另一方面使得后续在进行源极区刻蚀的过程中，不再需要刻蚀浮栅和隧穿氧化层，从而降低了刻蚀沟槽的深宽比，削弱了光阻残余现象，使得闪存的可靠性得到提高；另外还消除了浮栅之间接触的可能性，为后续进一步缩小闪存尺寸创造了条件。

附图说明

图1是本发明实施例一提供的一种闪存的制造方法的流程示意图；

图2a-2c是与图1中的一种闪存的制造方法的各步骤相对应的结构剖面示意图；

图3a是本发明实施例提供的一种第一凹槽的剖面结构示意图；

图3b是图3a中的局部区域a的放大示意图；

图4是本发明实施例二提供的一种闪存的制造方法的流程示意图；

图5是本发明实施例二提供的一种闪存的结构示意图；

图6a是图5中的闪存在形成控制栅后沿剖面线a-a'的剖面结构示意图；

图6b是图5中的闪存在形成控制栅后沿剖面线b-b'的剖面结构示意图；

图7是本发明实施例中提供的一种闪存的剖面结构示意图；

图8是本发明实施例三中提供的一种闪存的结构示意图。

具体实施方式

下面结合附图和实施例对本发明实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明实施例，而非对本发明实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明实施例相关的部分而非全部结构。

实施例一

图1是本发明实施例一提供的一种闪存的制造方法的流程示意图，图2a-2c是与图1中的一种闪存的制造方法的各步骤相对应的结构剖面示意图。参考图1，本实施例中提供的闪存的制造方法具体包括如下步骤：

步骤110、提供一半导体衬底，半导体衬底具有间隔设置的隔离区和有源区，隔离区中填充有绝缘材料。参考图2a，半导体衬底11具有间隔设置的隔离区111，在隔离区111之间为有源区。在隔离区111中填充有绝缘物质，用于将有源区隔开以限定出有源区的范围。

步骤120、在任意相邻两个隔离区之间的有源区中形成第一凹槽。参考图2b，在相邻两个隔离区111之间的有源区中形成第一凹槽112，图2b中仅示意性的画出两个隔离区111和一个第一凹槽112。第一凹槽112的深度和形状需要根据实际需要来确定，比如根据后续所要形成的浮栅的厚度和形状以及隧穿氧化层的厚度等来设计第一凹槽112的深度和形状。

步骤130、在第一凹槽中依次生长隧穿氧化层以及形成浮栅。结合图2b和图2c，在第一凹槽112中首先形成隧穿氧化层12，然后在隧穿氧化层12上形成浮栅13。从图2c中可以看出将浮栅13形成在第一凹槽112中，使得浮栅13和有源区的接触面积增大，电流沟道长度增加，从而使闪存单元的电流密度以及存储单元读写的电流操作宽度增加，最终使得闪存的读写次数增加，可靠性增强。需要说明的是，在浮栅13的上方还可以形成绝缘层和控制栅以及其他属于闪存的组成部分，在此不做具体描述。

本发明实施例提供了一种闪存的制造方法，首先提供一半导体衬底，且半导体衬底具有间隔设置的隔离区和有源区，隔离区中填充有绝缘材料；然后在任意相邻两个隔离区之间的有源区中形成第一凹槽；接着在第一凹槽中依次形成隧穿氧化层以及形成浮栅。本发明实施例中通过将浮栅形成在有源区的第一凹槽中，一方面使得浮栅和有源区的接触面积增大，电流沟道长度增加，从而使闪存单元的电流密度以及读写的电流操作宽度增加，最终使得闪存单元的读写次数增加，运行效率得到提高；另一方面使得后续在进行源极区刻蚀的过程中，不再需要刻蚀浮栅和隧穿氧化层，从而降低了刻蚀沟槽的深宽比，削弱了光阻残余现象，使得闪存的可靠性得到提高；另外还消除了浮栅之间接触的可能性，为后续进一步缩小闪存尺寸创造了条件。

可选的，在上述实施例的基础上，第一凹槽112的截面形状为半圆形、半椭圆形、长方形或梯形，截面所在的平面与半导体衬底11的上表面垂直。具体的，图3a是本发明实施例提供的一种第一凹槽的剖面结构示意图，参考图3a，第一凹槽112的截面形状为梯形；参考图2b，第一凹槽112的截面形状为长方形。图2b与图3a中为第一凹槽112的截面形状是长方形和梯形时的结构示意图；对于第一凹槽112的截面形状为半圆形和半椭圆形的情况，可参考截面形状为长方形和梯形时结构示意图，在此不再画出。在形成第一凹槽112时，将第一凹槽112的形状加工为各种形状，以满足不同的结构设计需求。

可选的，在上述实施例的基础上，第一凹槽112的侧壁与所述第一凹槽底面的夹角为圆角。图3b是图3a中的局部区域a的放大示意图，参考图3b，第一凹槽112的侧壁与所述第一凹槽底面的夹角为圆角1121，可以减小夹角处的应力集中现象，使得衬底11在使用过程中不容易产生裂纹，增加闪存的可靠性。

可选的，在上述实施例的基础上，第一凹槽112的深度为将第一凹槽112设计为一定的深度，在槽中形成浮栅和隧穿氧化层，使得在进行控制栅和源极刻蚀的过程中，不需要刻蚀浮栅和隧穿氧化层，从而减少刻蚀深度而削弱光阻残余现象，在本实施例中优选的将第一凹槽112的深度设置为

实施例二

图4是本发明实施例二提供的一种闪存的制造方法的流程示意图。参考图4，在上述实施例的基础上，所述在所述第一凹槽中依次生长隧穿氧化层以及形成浮栅之后，还可以包括：依次形成绝缘层和控制栅，在垂直于所述半导体衬底的方向上，所述绝缘层覆盖所述隔离区和所述浮栅，所述控制栅覆盖所述绝缘层。

需要说明的是，下述步骤210、220、230与实施例一中的步骤110、120、130对应相同，对步骤110、120、130的相关描述同样适用于步骤210、220、230。

参考图4，本发明实施例中的闪存的制造方法具体包括如下步骤：

步骤210、提供一半导体衬底，半导体衬底具有间隔设置的隔离区和有源区，隔离区中填充有绝缘材料。

步骤220、在任意相邻两个隔离区之间的有源区中形成第一凹槽。示例性的，参考实施例一中的图2b，优选采用湿法刻蚀和干法刻蚀工艺刻蚀相邻两个隔离区111之间的有源区，以形成第一凹槽112。

步骤230、在第一凹槽中依次生长隧穿氧化层以及形成浮栅。示例性的，参考实施例一中的图2c，在第一凹槽112中采用湿法氧化工艺或原位水汽生成工艺形成厚度为的隧穿氧化层12，然后在第一凹槽112中采用低压化学气相沉积工艺形成浮栅13。在形成浮栅13后，采用化学机械研磨工艺研磨浮栅13使其与隔离区111的表面平齐，以便后续在其上方形成绝缘层。

步骤240、依次形成绝缘层和控制栅，在垂直于半导体衬底的方向上，绝缘层覆盖隔离区和浮栅，控制栅覆盖绝缘层。图5是本发明实施例二提供的一种闪存的结构示意图，参考图5，该闪存结构包括控制栅25和有源区26，有源区26包括漏极区261、源极区262和栅极区263。

图6a是图5中的闪存在形成控制栅后沿剖面线a-a'的剖面结构示意图，参考图6a，在垂直于半导体衬底21的方向上，栅极区263上形成有隧穿氧化层22以及浮栅23，隔离区211和浮栅23上形成有绝缘层24，绝缘层24上形成有控制栅25。图6b是图5中的闪存在形成控制栅后沿剖面线b-b'的剖面结构示意图，参考图6b，图中示意性的画出两个闪存单元的剖面图，栅极区263上形成有隧穿氧化层22以及浮栅23，浮栅23上形成有绝缘层24，绝缘层24上形成有控制栅25。从图6b中可以看出在刻蚀源极区262时只需要刻蚀控制栅25和绝缘层24。

结合图5-6b，由于浮栅23位于半导体衬底21的第一凹槽中，在后续进行源极区262刻蚀时，不需要刻蚀浮栅23和隧穿氧化层22，使得刻蚀过程中的刻蚀沟槽的深宽比降低，减小了光阻残余现象。另外由于浮栅23是掩埋式，减小了浮栅23之间的接触风险，使得进一步微缩闪存单元的可能性提高。

本发明实施例提供了一种闪存的制造方法，在第一凹槽中依次生长隧穿氧化层以及形成浮栅之后，依次形成绝缘层和控制栅，其中在垂直于半导体衬底的方向上，绝缘层覆盖隔离区和浮栅，控制栅覆盖绝缘层，一方面使得浮栅和有源区的接触面积增大，电流沟道长度增加，从而使闪存单元的电流密度以及读写的电流操作宽度增加，最终使得闪存单元的读写次数增加，运行效率得到提高；另一方面使得后续在进行源极区刻蚀的过程中，不再需要刻蚀浮栅和隧穿氧化层，从而降低了刻蚀沟槽的深宽比，削弱了光阻残余现象，使得闪存的可靠性得到提高；另外还消除了浮栅之间接触的可能性，为后续进一步缩小闪存尺寸创造了条件。

可选的，在其他实施例中，所述依次形成绝缘层和控制栅包括：在填充有绝缘物质的隔离区的表面形成第二凹槽；依次形成绝缘层和控制栅。图7是本发明实施例中提供的一种闪存的剖面结构示意图，参考图7，与图6a的区别是，在隔离区211的表面形成有第二凹槽2111，第二凹槽2111中形成有绝缘层24和控制栅25，利用第二凹槽2111增加了控制栅25和浮栅23之间的耦合比例。示例性的，采用湿法刻蚀和干法刻蚀工艺去除隔离区211中的一部分绝缘物质，以形成第二凹槽2111。

可选的，在上述实施例的基础上，绝缘层24包括依次层叠形成的第一氧化物层、氮化物层和第二氧化物层。可选的，在上述实施例的基础上，所述绝缘材料为二氧化硅。

可选的，在上述实施例的基础上，所述在所述第一凹槽中依次形成隧穿氧化层和浮栅之后，还包括：对所述浮栅进行平坦化处理，使其与所述有源区的表面平齐。具体的，参考实施例一中的图2c，通过对浮栅13进行平坦化处理，使其与有源区的表面平齐，使得后续更容易在浮栅13上形成其他功能层，比如绝缘层等。

实施例三

图8是本发明实施例三中提供的一种闪存的结构示意图，参考图8，在上述实施例的基础上，本实施例提供的闪存包括：半导体衬底81、第一凹槽812、隧穿氧化层82和浮栅83，闪存的其他组成部分在图8中未示出。

参考图8，本实施例提供的闪存包括：

半导体衬底81，所述半导体衬底81具有间隔设置的隔离区811和有源区，所述隔离区811中填充有绝缘材料；

第一凹槽812，形成于任意相邻的两个隔离区811之间的有源区中；

隧穿氧化层82，覆盖在第一凹槽812的表面；

浮栅83，形成在第一凹槽812中，覆盖在隧穿氧化层82上。

本发明实施例提供了一种闪存，首先提供一半导体衬底，且半导体衬底具有间隔设置的隔离区和有源区，隔离区中填充有绝缘材料；然后在任意相邻两个隔离区之间的有源区中形成第一凹槽；接着在第一凹槽中依次形成隧穿氧化层以及形成浮栅。本发明实施例中通过将浮栅形成在有源区的第一凹槽中，一方面使得浮栅和有源区的接触面积增大，电流沟道长度增加，从而使闪存单元的电流密度以及读写的电流操作宽度增加，最终使得闪存单元的读写次数增加，运行效率得到提高；另一方面使得后续在进行源极区刻蚀的过程中，不再需要刻蚀浮栅和隧穿氧化层，从而降低了刻蚀沟槽的深宽比，削弱了光阻残余现象，使得闪存的可靠性得到提高；另外还消除了浮栅之间接触的可能性，为后续进一步缩小闪存尺寸创造了条件。

由于本实施例的闪存可以由上述各实施例中提供的闪存的制造方法制得，所以可以参考上述各实施例中的内容，以便于更容易理解本实施例中提供的闪存的结构。

注意，上述仅为本发明实施例的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明实施例不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明实施例的保护范围。因此，虽然通过以上实施例对本发明实施例进行了较为详细的说明，但是本发明实施例不仅仅限于以上实施例，在不脱离本发明实施例构思的情况下，还可以包括更多其他等效实施例，而本发明实施例的范围由所附的权利要求范围决定。