堆叠半导体管芯以用于系统级ESD保护的半导体装置和方法与流程

要求国内优先权

本申请要求2016年2月29日提交的美国临时申请号62/301,045的权益，所述申请通过引用被并入本文中。

本发明一般涉及半导体装置，并且更特别地涉及堆叠半导体管芯以在小半导体封装中提供系统级静电放电(esd)、电过应力(eos)、和电快速瞬变(eft)保护的半导体装置和方法。

背景技术：

在现代电子产品中通常有半导体装置。半导体装置在电气组件的数目和密度方面变化。分立的半导体装置一般包含一种类型的电气组件，例如发光二极管(led)、小信号晶体管、电阻器、电容器、电感器、或功率金属氧化物半导体场效应晶体管(mosfet)。集成半导体装置典型地包含数百至数百万个电气组件。集成半导体装置的示例包括微控制器、微处理器、电荷耦合装置(ccd)、太阳能电池、以及数字微镜装置(dmd)。

半导体装置执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子装置、将阳光转换为电力、以及创建视觉投影用于电视显示。在娱乐、通信、功率变换、网络、计算机和消费品的领域中有半导体装置。在军事应用、航空、汽车、工业控制器和办公设备中也有半导体装置。

半导体制造的一个目标在于生产更小的半导体装置。较小的装置典型地消耗更少的功率，可以被更高效地生产，并且具有更高的性能。此外，更小的半导体装置具有更小的覆盖区，这对于增加印刷电路板上的装置密度并且减小最终产品的尺寸而言是期望的。更小的管芯尺寸可以通过前端工艺中的改进来实现，从而导致具有更小、更高密度有源和无源部件的半导体管芯。后端工艺可以通过电互连和封装材料中的改进而导致具有更小覆盖区的半导体装置封装。

已知半导体装置易受来自静电放电(esd)、电过应力(eos)、和电快速瞬变(eft)——统称作esd事件的损害。当静电电荷累积在例如人体上时，形成相对于地的高静电势。如果人体电接触半导体装置，则人体的静电势使电流通过半导体装置放电，倘若电流足够大，这可以损害半导体装置的有源和无源电路。如果超过个别电路元件的击穿电压，则半导体装置可以远在其有用的预期寿命之前变得有缺陷。

半导体装置可以包含用于esd事件的保护电路。保护电路具有有限的能力来使来自esd事件的电流放电。为了增加保护能力，半导体封装典型地制得较大以包括更多管芯区域并且处理更高的电流。然而，增加半导体封装尺寸与较小的封装和最终产品的目标不一致。许多应用完全不允许较大的半导体封装，即使在要求更大的esd保护的情形下。

附图说明

图1图示具有安装到pcb的表面的不同类型封装的印刷电路板(pcb)；

图2a-2e图示形成具有半导体管芯的半导体晶片的过程；

图3图示形成在半导体管芯上的保护电路；

图4a-4b图示具有堆叠半导体管芯的半导体封装，每一个半导体管芯包含保护电路并且半导体封装耦合到所述保护电路以保护负载免受esd事件；

图5a-5c图示在半导体晶片上面堆叠半导体管芯；

图6a-6c图示在第二半导体晶片上面堆叠第一半导体晶片；

图7a-7d图示形成在半导体晶片或半导体管芯的背表面上的接触焊盘；

图8a-8c图示使用热压将半导体晶片或半导体管芯接合在一起；以及

图9图示使用接合引线将半导体管芯的堆叠耦合至引线框架。

具体实施方式

在以下描述中参照图在一个或多个实施例中描述本发明，在所述图中相似的数字表示相同或类似的元件。虽然在用于实现本发明的目标的最佳模式方面描述了本发明，但是本领域技术人员将领会到本描述意图覆盖如可以包括在本发明的精神和范围内的替换方案、修改、以及等同物，所述本发明的精神和范围如由所附权利要求和权利要求的等同物(如由以下公开和绘图支持)限定。

图1图示具有芯片载体基板或pcb52的电子装置50，所述芯片载体基板或pcb52具有安装在pcb52的表面上的多个半导体封装。电子装置50可以具有一种类型的半导体封装，或多种类型的半导体封装，这取决于应用。为了说明，在图1中示出不同类型的半导体封装。

电子装置50可以是使用半导体封装来执行一个或多个电气功能的独立系统。替换地，电子装置50可以是更大系统的子部件。例如，电子装置50可以是平板电脑、蜂窝电话、数字相机、或其他电子装置的部分。替换地，电子装置50可以是显卡、网络接口卡、或可以插入到计算机中的其他信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路(asic)、微机电系统(mems)、逻辑电路、模拟电路、射频(rf)电路、分立装置、或者其他半导体管芯或电气组件。微型化和重量减小对于产品将被市场接受而言是必要的。可以降低半导体装置之间的距离以获得更高的密度。

在图1中，pcb52提供用于安装在pcb上的半导体封装的结构支撑和电气互连的一般基板。导电信号迹线54使用蒸发、电解电镀、化学镀、丝网印刷或其他合适的金属沉积工艺而被形成在pcb52的表面上面或者形成在其层内。信号迹线54提供在半导体封装、所安装的部件、以及其他外部系统部件中的每一个之间的电气通信。迹线54也提供到半导体封装中的每一个的电源和地连接。

图2a示出具有基底基板材料122的半导体晶片120，所述基底基板材料122诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅、或用于结构支撑的其他体半导体材料。多个半导体管芯或部件124形成在晶片120上由非有源、管芯间晶片区域或锯道126分离，如以上描述的那样。锯道126提供用以将半导体晶片120单片化为单独的半导体管芯124的切割区域。在一个实施例中，半导体晶片120具有200-300毫米(mm)的宽度或直径以及700微米(μm)的厚度。在另一实施例中，半导体晶片120具有100450mm的宽度或直径。

图2b示出半导体晶片120的一部分的横截面视图。每个半导体管芯124具有包含模拟或数字电路的有源表面130以及背部或非有源表面128，所述模拟或数字电路被实施为形成在管芯内并且根据管芯的电气设计和功能而电互连的有源器件、无源器件、导电层、以及电介质层。半导体晶片120具有高电阻率，大约1kohms/cm或更大。有源表面130可以注入有氧化物以抑制表面导电。

使用激光钻孔、机械钻孔、深反应离子刻蚀(drie)、或其他合适的工艺来部分地通过基底基板材料122而形成多个盲孔。使用电解电镀、化学镀工艺、或其他合适的金属沉积工艺来用铝(al)、铜(cu)、锡(sn)、镍(ni)、金(au)、银(ag)、钛(ti)、钨(w)、多晶硅或其他合适的导电材料填充通孔以形成z方向垂直互连结构或导电硅通孔(tsv)132。

导电层134使用pvd、cvd、电解电镀、化学镀、或其他合适的金属沉积工艺而被形成在有源表面130上面。导电层134包括与有源表面130共面的表面。在另一实施例中，导电层134部分地或者完全地形成在有源表面130上面。

导电层134包括al、cu、sn、ni、au、ag或其他合适的导电材料或其组合的一个或多个层。导电层134起电连接至有源表面130上的电路以及导电tsv132的接触焊盘的作用。导电层134被形成为接触焊盘，其并排设置成距半导体管芯124的边缘第一距离，如图2b中示出的。替换地，导电层134被形成为接触焊盘，其在多行中偏移使得第一行接触焊盘设置成距管芯的边缘第一距离，并且与第一行交替的第二行接触焊盘设置成距管芯的边缘第二距离。在一个实施例中，半导体管芯124是分立的瞬态电压抑制(tvs)二极管，并且仅为两个二极管端子提供两个接触焊盘134。

导电层134的部分是电共用的或电隔离的，这取决于半导体管芯124的布线(routing)设计和功能。在一些实施例中，导电层134起再分配层(rdl)的作用，所述再分配层(rdl)用以延伸来自导电tsv132的电连接并且将电信号横向地再分配至半导体管芯124的其他区域。在另一实施例中，导电层134起用于到和来自导电tsv132的电互连的引线可接合焊盘或层的作用。

在图2c中，半导体晶片120的背表面128经受用研磨机138进行的背面研磨(backgrinding)操作或其他合适的机械、化学或刻蚀工艺以移除基底材料122的一部分。背面研磨操作减小包括半导体管芯124的半导体晶片120的厚度并且显露导电tsv132。在一个实施例中，半导体管芯具有50-200μm的研磨后的厚度。在背面研磨操作之后，tsv132包括与半导体管芯124的新背表面128共面的表面。

在图2d中，使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在导电层134上面沉积导电凸块材料。凸块材料包括al、sn、ni、au、ag、铅(pb)、铋(bi)、cu、焊料或其组合，与可选的焊剂溶液。例如，凸块材料可以是共熔的sn/pb、高铅焊料、或无铅焊料。凸块材料使用合适的附接或接合工艺而被接合至导电层134。在一个实施例中，通过将凸块材料加热至其熔点以上而对所述材料进行回流以形成球形的球或凸块140。在一些应用中，凸块140被二次回流以改进到导电层134的电接触。凸块也可以被压缩接合至导电层134。凸块140表示形成在导电层134上面的一种类型的互连结构。互连结构也可以使用接合引线、柱形凸块、微凸块、或其他电气互连。凸块140或其他互连结构是可选的并且可以在半导体晶片120的单片化之后形成。

在图2e中，使用锯条或激光切割工具142通过锯道126将半导体晶片120单片化成单独的半导体管芯124。在另一实施例中，使用drie将半导体晶片120单片化成单独的半导体管芯124。

半导体管芯124在pcb52上的半导体封装56-72下操作，所述半导体封装56-72用以提供免受esd事件的保护。当静电电荷累积在人体上时，形成相对于地的高静电压电势。如果人体电接触半导体装置，则静电势注入大电流并通过装置放电，这可以损害装置上的有源和无源电路。

在一个实施例中，半导体管芯124专用于esd保护。例如，半导体管芯124包括形成在有源表面130内以实施esd保护电路的一个或多个晶体管、二极管或其他电路元件，所述esd保护电路提供五十安培或更多的峰值电流放电或消散。在另一实施例中，每个半导体管芯124是分立tvs二极管，其当跨端子的电压超过阈值时从端子140a向端子140b传导电力。当跨端子140a和140b的电压电势低于阈值时，半导体管芯124的tvs二极管近似端子之间的开路。

图3示出半导体管芯124的tvs二极管或保护电路150。保护电路150的输入共同地耦合至导电层134a、导电tsv132a、和凸块140a。保护电路150的输出共同地耦合至导电层134b、导电tsv132b和凸块140b。半导体管芯124的凸块140a连接至pcb52上的电路节点，与一个或多个半导体封装56-72共用，在其上可以发生esd事件。凸块140b耦合至地电势节点。

在用比方说2.5伏特进行的正常操作中，保护电路150是不工作的并且电信号流动至pcb52上的半导体封装56-72。在esd事件期间，pcb52的电路节点上的电压尖峰或瞬变情况也入射到凸块140a，并且激活保护电路150(或接通tvs150)。当激活时，保护电路150使与esd事件相关联的电流尖峰通过导电层134b和凸块140b放电至地。例如，esd事件可以由包含静电电荷的人体接触pcb52上的一个或多个半导体封装56-72而引起。保护电路150检测凸块140a处的结果产生的电压瞬变并且使高电流通过半导体管芯124放电至地。

保护电路150可以用电压钳位电路来实施，所述电压钳位电路连接至凸块140a，并且包含具有足以使50安培或更多的大esd电流放电或消散的额定值一个或多个晶体管。通过经过半导体管芯124而不是经过pcb52上的封装对电流进行分流来保护半导体封装56-72免受esd事件。其他半导体管芯124的其他凸块140连接至pcb52上的其他电路节点，其易受esd事件。

pcb52上可用于esd保护的空间是有限的。图4a图示具有增加的esd电流放电能力以及小半导体封装尺寸的装置。如图2c中描述的，半导体管芯124经受背面研磨以减小管芯厚度。多个半导体管芯124堆叠在基板或引线框架160上以形成半导体封装164。如在图2e中从半导体晶片120单片化的半导体管芯124c被设置在引线框架160上面，其中凸块140接合至端子160a和160b。半导体管芯124c的凸块140在各个引线框架接触160a和160b的覆盖区内，并且在各个引线框架接触和半导体管芯124c之间。半导体管芯124c的凸块140被回流以通过凸块将半导体管芯124c机械耦合和电耦合至引线框架160。

如也从半导体晶片120单片化的半导体管芯124b设置在半导体管芯124c上面，其中半导体管芯124b的凸块140接合至半导体管芯124c的导电tsv132。如从半导体晶片120单片化的半导体管芯124a设置在半导体管芯124b上面，其中半导体管芯124a的凸块140接合至半导体管芯124b的导电tsv132。因此，在引线框架接触160a和160b之间通过包括导电层134、导电tsv132和凸块140的互连结构来堆叠和并联电连接半导体管芯124a-124c。虽然每个半导体管芯124的每个有源表面130在共同方向上定向，但是许多tvs二极管实施例是对称的并且可以以管芯或晶片级面对面或背对背堆叠。

半导体管芯124a-124c之间的互连结构也可以用引线接合部、柱形凸块、导电膏、直接管芯附接、或其他电互连结构来实施。例如，每个半导体管芯124a-124c中的保护电路150共同地与引线接合部连接。替换地，可以通过将半导体管芯124c的导电层134a直接(即，没有凸块140)接合至端子160a-160b来进一步减小半导体封装164的厚度。半导体管芯124b的导电层134a直接地接合至半导体管芯124c的导电tsv132a，并且半导体管芯124a的导电层134a直接地接合至半导体管芯124b的导电tsv132a。在一个实施例上使用热压接合来完成接触焊盘134a至端子160a-160b或至导电通孔132的直接金属至金属接合。

使用膏印刷、压缩模塑、传递模塑、液封模塑、真空层压、旋涂、或其他合适的敷料器来在半导体管芯124a-124c和引线框架160上面沉积密封剂或模塑料162作为绝缘材料。密封剂162包括聚合物复合材料，诸如环氧树脂、环氧丙烯酸酯、或具有适当的填充物的聚合物。密封剂162是不导电的并且在环境上保护半导体装置免受外部元素和污染。

图4b图示具有保护电路150的半导体封装164，其耦合在输入端子166-167和负载电路168之间以保护负载电路免受输入端子166上的esd事件。负载电路168表示要求esd保护的电子装置50的半导体封装或其他电气电路。输入端子166-167表示到电子装置50的电源和地输入端。在其他实施例中，输入端子166-167表示电子装置50的模拟或数字输入端或输出端，例如手机或平板电脑的头戴式耳机插孔或通用串行总线端口。半导体封装164耦合在输入端子166和输入端子167之间，所述输入端子167起用于信号传输的地节点的作用。

在用比方说2.5伏特的电压正常操作下，半导体管芯124a-124c上的保护电路150是不工作的，并且电信号流动至pcb52上的半导体封装56-72。到半导体封装56-72的电信号耦合至封装164，使得在esd事件期间，pcb52的电路节点上的电压尖峰或瞬变情况也入射在凸块140a上。利用针对半导体管芯124a-124c上的保护电路150的管芯堆叠和共用互连结构，电压尖峰同时地入射在每个半导体管芯124a-124c的导电层134a和导电tsv132a上。

每个半导体管芯124a-124c上的保护电路150并联耦合在电信号与地电压节点之间。每个半导体管芯124同时地感测电压瞬变情况并且激活以共同地将来自esd事件的电荷作为相对高电流通过导电层134b、导电tsv132b和凸块140b放电至地。例如，esd事件可以由包含静电电荷的人体接触pcb52上的一个或多个半导体封装56-72而引起。半导体管芯124a-124c上的保护电路150检测到结果得到的电压尖峰或者被其激活，并且使电流通过导电层134b、导电tsv132b和凸块140b放电至地。

在其中半导体管芯124包含分立tvs二极管的实施例中，esd事件超过并联耦合的每个半导体管芯的tvs二极管的接通电压。来自esd事件的电流通过并联的每个半导体管芯124被发送(route)到地电压节点。半导体封装56-72因此与esd事件隔离。当esd事件发生在特定节点上时，多个半导体封装164可以用于将pcb52上的多个esd敏感电路节点耦合至地。

半导体管芯124a-124c上的保护电路150的堆叠性质和共用电连接增加半导体封装164的esd保护能力而没有封装覆盖区中的显著增加。在封装164内并联电连接多个半导体管芯124使来自esd事件的电流被通过任何数目的并联保护电路150而发送。当单个保护电路150可以仅额定发送比如说一百毫安的电流时，在封装164内并联连接三个半导体管芯124创建可以处理该电流三倍大的、或者高达三百毫安的电流的封装。

增加的esd保护能力多亏并联半导体管芯124将高esd电流分配在堆叠半导体管芯的多个保护电路150之中。堆叠半导体管芯124a-124c上的保护电路150共同地操作以增加被分派用于使esd电流尖峰通过导电层134b、导电tsv132b和凸块140b放电或消散至地的总硅表面积。电流处理能力中的增加发生而没有封装覆盖区中的显著增加，因为由堆叠在与其他半导体管芯相同的覆盖区内的额外半导体管芯124提供额外的电流处理能力。

图4a中的半导体封装164包含三个堆叠半导体管芯124a-124c，每个具有通过包括导电层134、导电tsv132和凸块140的互连结构而共同地连接的保护电路150。由于如在图2c中描述的最小化半导体管芯124a-124c的厚度然后如在图4中示出的堆叠经薄化的半导体管芯的性质，以小的封装尺寸实现针对半导体封装164的高esd保护能力。在一个实施例中，每个半导体管芯124的长度和宽度尺寸是1mm×1mm，其中厚度为50-200μm。半导体封装164中的堆叠半导体管芯124的数目可以取决于保护需求而变化。半导体封装164可以包含与对于实现目标esd保护能力切实可行且必要的一样多的堆叠和并联电耦合的半导体管芯124，例如在一些实施例中使用5-7个堆叠半导体管芯。

除了保护电路150之外，有源表面130可以包括模拟电路或数字电路，诸如数字信号处理器(dsp)、asic、mems、存储器或其他信号处理电路。在一个实施例中，有源表面130包含mems，诸如加速度计、陀螺仪、应变计、麦克风、或对各种外部刺激起反应的其他传感器。半导体管芯124也可以包含集成的无源器件(ipds)，诸如电感器、电容器和电阻器，用于信号处理或调节。

图5a-5c图示具有安装在半导体晶片172的半导体管芯170上面的来自图2e的单片化半导体管芯124的另一实施例。半导体晶片172遵循与半导体晶片120类似的构造。类似于图2b，形成用于半导体管芯170的导电层174、导电tsv176和凸块178。半导体管芯124和170每个包含保护电路150，例如tvs二极管。在图5a中，在对半导体晶片172进行背面研磨之后，类似于图2c，拾取半导体管芯124并且将其放置成与对应的半导体管芯170对准。半导体管芯124的凸块140被接合至半导体管芯170中的导电tsv176。

在图5b中，使用锯条或激光切割工具180将半导体晶片172单片化成半导体管芯124和170的单独的堆叠。图5c示出具有安装至基板或引线框架184并且覆盖有密封剂186的堆叠半导体管芯124和170的半导体封装182，类似于图4。半导体封装182提供增加的esd保护能力，这归因于在小半导体封装中并联耦合的多个保护电路150，如针对半导体封装164描述的那样。

图6a-6c图示具有安装在半导体晶片190上面的半导体晶片192的另一实施例。半导体晶片190和192遵循与半导体晶片120类似的构造。形成用于半导体管芯198的导电层194、导电tsv196和凸块197，类似于图2b。同样地，形成用于半导体管芯206的导电层200、导电tsv202和凸块204。半导体管芯198和206均包含保护电路150。在图6a中，在对半导体晶片190和192进行背面研磨之后，类似于图2c，将半导体晶片192安装至半导体晶片190，其中半导体管芯206与半导体管芯198对准。半导体管芯206的凸块204被接合至半导体管芯198中的导电tsv196。

在图6b中，使用锯条或激光切割工具210将半导体晶片190和192单片化成单独的堆叠半导体管芯198和206。图6c示出具有安装至基板或引线框架214并且覆盖有密封剂216的堆叠半导体管芯198和206的半导体封装212，类似于图4。半导体封装212在小半导体封装中提供高esd保护能力，如对于半导体封装164描述的那样。

图6a-6c图示保护装置的晶片至晶片接合，而图5a-图5c图示管芯至晶片接合。在一些实施例中，晶片至晶片接合可与管芯至晶片接合结合。例如，来自图5a的半导体管芯124可以在半导体晶片192被接合至半导体晶片190之前或之后被接合在图6a中的半导体晶片192上面。

图7a-7d图示在图2c中对半导体晶片120进行背面研磨之后在半导体管芯124的背表面128上面形成导电层230。在图7a中，导电层230在每个导电通孔132上面形成接触焊盘以改进凸块140至半导体管芯的背表面128的接合。在其他实施例中，导电层230包括用于将电信号再分配至背表面128上的替换位置的导电迹线。导电层230以与导电层134类似的方式形成。

在图7b中，在背表面128上面在导电层230周围形成可选的绝缘或钝化层232。绝缘层232使用pvd、cvd、印刷、层压、旋涂或喷涂而形成。绝缘层232包含二氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、五氧化二钽(ta2o5)、氧化铝(al2o3)、阻焊剂、或具有类似绝缘和结构性质的其他材料的一个或多个层。通过刻蚀或激光直接烧蚀(lda)来移除绝缘层232的一部分以在绝缘层中形成开口并且暴露导电层230用于后续电互连。在一些实施例中，通过背面研磨移除绝缘层232的一部分以从绝缘层暴露导电层230并且创建与导电层的表面共面的绝缘层的表面。

在图7c中，具有导电层230的多个导电晶片120被堆叠并且通过导电凸块140连接。导电凸块140在一个半导体晶片120的接触焊盘134与第二半导体晶片的接触焊盘230之间回流以将晶片彼此机械接合并电耦合。任何期望数目的半导体晶片120可以被堆叠并且并联连接。然后通过锯条或激光切割工具233将半导体晶片120单片化成单独的装置。具有导电层230的半导体管芯124也可以在单片化之后管芯到管芯堆叠、或者管芯到晶片堆叠。

在图7d中，在图7c中单片化的堆叠半导体管芯124的经单片化单元被设置在引线框架160上面并且通过半导体管芯124b的凸块140而连接至接触160a-160b。密封剂162沉积在引线框架160和半导体管芯124上面以用于电隔离和环境保护。半导体管芯124a和124b并联耦合在端子160a和160b之间。一般地，引线框架160被提供为相对大的薄片，并且堆叠半导体管芯124的许多单元设置在单个引线框架上面并且密封在一起。密封剂162在每个半导体管芯124之间并且在引线框架160和半导体管芯124b之间延伸。当沉积密封剂162时引线框架160通常在载体上，从而导致与引线框架160的底部共面的密封剂162的下表面。

在密封之后，通过引线框架160和密封剂162单片化多个tvs封装234以分离各个封装。单片化切穿引线框架160，并且创建从密封剂162暴露的端子160a-160b的新侧面或外侧。tvs封装234设置在图1中的pcb52上，并且端子160a和160b焊接至pcb上的导电焊盘或迹线以保护电路元件免受esd事件。端子160a-160b的已暴露侧面可由焊料润湿并且增加在tvs封装234和pcb52之间用于焊接的表面积。

图8a-8c图示通过热压或扩散接合堆叠多个半导体晶片120，其中晶片彼此机械和电连接。图8a图示具有接触焊盘230而不具有导电凸块140或绝缘层232的晶片120。在图8b中，来自图8a的多个晶片120堆叠在热压装置的底板240和顶板244之间。板240和244用于向半导体晶片120施加力和热。接触焊盘230和接触焊盘134之间的热和压力使对准的接触焊盘内的金属原子扩散到彼此中。

在晶片120通过热压接合在一起之后，堆叠的晶片被单片化并且使用导电凸块140安装至引线框架160上。在其他实施例中，堆叠半导体管芯124通过热压而没有导电凸块140来被耦合至引线框架160。晶片120至引线框架160的热压可以在与晶片120彼此的接合相同的热压步骤中，或者作为另一热压步骤来执行。热压可以是晶片到晶片、管芯到晶片、或者管芯到管芯。密封剂162沉积在半导体管芯124和引线框架160上面以形成面板，然后面板被单片化以使tvs封装250彼此分离。使用热压接合通过消除一些或所有装置层之间的导电凸块140的厚度而减小tvs封装250的总厚度。

图9图示具有引线框架260的另一实施例，所述引线框架260除了引线264之外还具有管芯焊盘262。任何之前所公开的半导体管芯堆叠用可选的粘附层266而被设置在管芯焊盘262上。半导体管芯124的堆叠可以设置在管芯焊盘262上面，其中有源表面130朝向或者背离管芯焊盘定向。在一些实施例中，半导体管芯124的有源表面130在相反方向上定向。在期望的实施例中，粘附层266提供半导体管芯124和管芯焊盘262之间的电隔离。取决于顶部半导体管芯124的定向，接触焊盘230或134通过接合引线268而被耦合至引线264。接合引线268通过热压接合、超声接合、楔形接合、针脚式接合、球形接合、或其他合适的接合技术而机械和电耦合至接触焊盘230和端子264。接合引线268包括导电材料诸如cu、al、au、ag、其组合，或者另一合适的导电材料。

密封剂270沉积在半导体管芯124、引线框架260和接合引线268上面以形成密封装置的薄片。通过锯条或激光切割工具将所述薄片单片化以产生单独的tvs装置272。tvs装置272通过并联耦合多个经薄化的保护装置来增加保护能力而没有显著增加装置尺寸。

具有互连的保护电路的堆叠半导体管芯提供具有小封装形状因子的系统级esd保护。通过堆叠拓扑增加半导体封装的每单位尺寸的功率处理能力(额定功率)以增加被分派用于esd电流尖峰的放电或消散的总硅表面积，同时通过在共同覆盖区中堆叠保护电路而维持小的封装形状因子。来自esd事件的能量通过每个堆叠半导体管芯的共同连接的保护电路而被分配和消散。均具有保护电路的多个半导体管芯的堆叠性质提供增加esd保护能力而不显著增加封装尺寸的能力。堆叠的拓扑可以通过管芯到管芯、管芯到晶片、或晶片到晶片堆叠工艺而实现。

虽然已经详细说明了本发明的一个或多个实施例，但是技术人员将领会到，可以做出对那些实施例的修改和改编而不脱离如在所附权利要求中阐述的本发明的范围。