本发明涉及半导体技术领域，尤其涉及磁性随机存储器(mram，magneticradomaccessmemory)制造技术领域；更具体地，本发明涉及一种制作小尺寸磁性随机存储器结构单元的方法。
背景技术
近年来，采用磁性隧道结(mtj)的mram被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性磁性隧道结通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(stt，spintransfertorque)转换技术的写方法，这样的mram称为stt-mram。根据磁极化方向的不同，stt-mram又分为面内stt-mram和垂直stt-mram(即pstt-mram)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
同时，鉴于减小磁性隧道结元件尺寸时所需的切换电流也会减小，所以在尺度方面pstt-mram可以很好的与最先进的技术节点相契合。因此，期望是将pstt-mram元件做成极小尺寸，并具有非常好的均匀性，以及把对磁性隧道结磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对磁性隧道结记忆器件寿命的破坏与缩短。然而，制备一个小型磁性隧道结元件可能会增加磁性隧道结电阻的波动，使得pstt-mram的写电压或电流也会随之有较大的波动，这样会损伤mram的性能。
在现在的mram制造工艺中，为了实现mram电路缩微化的要求，通常在带有表面抛光的cmos通孔的基底上直接制作磁性隧道结单元，同时，使cmos通孔和磁性隧道结单元对齐，即：所谓的在轴(on-axis)结构；然而，由于导电材料，比如铜或者钨等的存在，cmos通孔顶部表面比较粗糙，继而导致比较粗糙的mgo(2031)势垒层，以及性能较差的磁隧穿，如图1a所示。为了避免由于via产生的形貌缺陷，通常采用磁性隧道结单元不直接位于cmos通孔之上的结构，如图1b所示，即：所谓的离轴(off-axis)结构，不过这样的代价就是的mram单元的尺寸增大，阻碍了记忆体密度的提高。为了控制超薄势垒层的质量和避免奈尔效应(neeleffect),通常要求在沉积磁性隧道结多层膜之前，必须基底的表面粗糙度(ra)进行严格控制。
技术实现要素：
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种能够有效防止cmos通孔的表面不平整转移到mgo势垒层的制作小尺寸磁性随机存储器结构单元的方法。
为实现上述目的，本发明提供了一种制作小尺寸磁性随机存储器结构单元的方法，包括：
第一步骤：提供表面抛光的带金属通孔的半导体基底，其中金属通孔形成在金属层间电介质层，金属通孔的顶部形成通孔表面可能不平整；
第二步骤：在基底上沉积通孔阻挡层，并对通孔阻挡层进行平坦化处理；
第三步骤：在平坦化后的通孔阻挡层上生长磁性隧道结和硬掩膜层，然后图形化制作磁性隧道结单元。
优选地，第三步骤包括：
在经过平坦化处理的通孔阻挡层上，依次形成磁性隧道结多层膜和硬掩模膜层。优选地，为了提高磁性隧道结的磁电学性能，在磁性隧道结下方和通孔阻挡层上面添加一层磁性隧道结种子层；
图形化定义磁性隧道结图案并对磁性隧道结、种子层和通孔阻挡层进行刻蚀；
在刻蚀后结构中填充电介质，并采用化学机械抛光磨平磁性隧道结电介质层直到硬掩模膜层顶部。
优选地，金属通孔的顶部尺寸大于磁性隧道结，而且图形化定义磁性隧道结图案并对磁性隧道结、种子层和通孔阻挡层进行刻蚀的步骤可包括：
图形化定义磁性隧道结图案，其中对磁性隧道结和种子层进行刻蚀，并停止在通孔阻挡层之上；
利用自对准工艺刻蚀通孔阻挡层。
优选地，金属通孔的顶部尺寸不大于磁性隧道结，而且图形化定义磁性隧道结图案并对磁性隧道结、种子层和通孔阻挡层进行刻蚀的步骤包括：
图形化定义磁性隧道结图案，其中一次完成对磁性隧道结、种子层和通孔阻挡层的刻蚀；
采用反应离子刻蚀和/或者离子束刻蚀的方法完成对磁性隧道结的刻蚀。
优选地，第二步骤采用物理气象沉积或原子层沉积在基底上沉积通孔阻挡层。
优选地，第二步骤对通孔阻挡层进行平坦化处理采用cmp工艺或气体团簇离子束工艺。
优选地，磁性隧道结多层膜是由参考层、势垒层和记忆层组成的依次向上叠加的底钉扎结构，或者磁性隧道结多层膜是由记忆层、势垒层和参考层组成的依次向上叠加的顶钉扎结构。
优选地，势垒层的材料为非磁性金属氧化物。
优选地，磁性隧道结多层膜的总厚度为15nm-50nm，硬掩模膜层的厚度为20nm-200nm。
优选地，通孔阻挡层的材料为ta、tan、ru、al、aln、w、wn、ti或tin，通孔阻挡层的厚度为0.5nm-50nm。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1a和图1b是现有的工艺条件下制作小尺寸磁性随机存储器结构单元的方法的示意图。
图2是根据本发明优选实施例的制作小尺寸磁性随机存储器结构单元的方法的流程图。
图3至图6以及图7a和图7b示意性地示出了根据本发明优选实施例的制作小尺寸磁性随机存储器结构单元的方法的各个步骤。
附图标记说明：
101-金属层间电介质层，102-金属通孔，103-通孔表面不平整结构，201-通孔阻挡层，202-不平整结构，203-磁性隧道结，2031-势垒层，204-硬掩模膜层，205-自对准刻蚀掩模，206-磁性隧道结电介质。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
本发明提供的一种制作小尺寸磁性随机存储器结构单元的方法，采用在沉积通孔阻挡层之后，对通孔阻挡层进行平坦化处理，同时采用在轴(on-axis)结构，有效的避免了cmos通孔的表面不平整转移到mgo势垒层，非常有利于磁性随机存储器的小型化以及磁学、电学和良率的提高。
图2是根据本发明优选实施例的制作小尺寸磁性随机存储器结构单元的方法的流程图。
如图2所示，根据本发明优选实施例的制作小尺寸磁性随机存储器结构单元的方法包括：
第一步骤s1：提供表面抛光的带金属通孔102的半导体基底(例如，cmos基底)，如图3所示，其中金属通孔102形成在金属层间电介质层101，金属通孔的顶部表面可能不平整(例如，如图所示，金属通孔102的顶部形成通孔表面不平整结构103)；
其中，金属通孔102可以是任意两层金属层之间的通孔。
例如，金属层间电介质层101的材料为sio2或者低介电常数电介质等(比如：hsq，msq或sioch等)；金属通孔102中的导电材料为cu、cun、w或wn等，由于化学机械抛光(cmp,chemicalmechanicalplanarization)工艺本身的特性，将会在金属通孔102的顶部形成通孔表面不平整结构103，目前为止，还达不到制作磁性隧道结单元结构对衬底表面粗糙度的要求。
第二步骤s2：在基底上沉积通孔阻挡层201，并对其进行平坦化处理；
具体地，如图4和5所示，可以采用物理气象沉积(pvd，physicalchemicaldeposition)或原子层沉积(ald，atomiclayerdeposition)等方法在基底上沉积通孔阻挡层201。而且，例如，通孔阻挡层201的材料为ta、tan、ru、al、aln、w、wn、ti或tin等，例如，通孔阻挡层201的厚度为0.5nm-50nm。
如图4和5所示，在通孔阻挡层201沉积之后，通孔阻挡层201的表面会形成不平整结构202，可以采用平坦化工艺对通孔阻挡层201之上的表面不平整结构202进行处理，以达到沉积磁性隧道结多层膜之前的表面粗糙度要求。坦化工艺可以采用cmp工艺，也可以采用气体团簇离子束(gcib,gasclusterionbeam)工艺，cmp工艺的优点在于cmp是一种相对成熟的平坦化工艺，有利于降低研发成本；而gcib工艺的显著特点为gcib工艺腔可以和溅射磁性隧道结多层膜的物理气相沉积(pvd,physicalvapordeposition)工艺腔集成在一起，这将会减小工艺的复杂程度和如果采用cmp工艺带来的污染。
第三步骤s3：在平坦化后的通孔阻挡层上生长磁性隧道结和硬掩膜层，然后图形化制作磁性隧道结单元。
具体地，如图6以及图7a和图7b所示，第三步骤s3可包括：
(1)在经过平坦化处理的通孔阻挡层201上，依次形成种子层、磁性隧道结多层膜203和硬掩模膜层204，如图6所示；例如，磁性隧道结多层膜203的总厚度为15nm-50nm；磁性隧道结多层膜203可以是由参考层、势垒层和记忆层的依次向上叠加的底钉扎(bottompinned)结构，或者，磁性隧道结多层膜203是由记忆层、势垒层和参考层的依次向上叠加的顶钉扎(toppinned)结构。例如，硬掩模膜层204的厚度为20nm-200nm，选择ta、tan，w或wn等以期在卤素电浆中获得更好刻轮廓。
进一步地，参考层具有磁极化不变性，根据其是面内型(istt-mram)或垂直(pstt-mram)结构有所不同。面内型(istt-mram)的参考层一般具有(irmn或ptmn)/cofe/ru/cofe结构，其优选总厚度为10nm-30nm；垂直型(pstt-mram)的参考层一般具有tbcofe或[co/pt]nco/ru/[copt]m超晶格多层膜结构，其中n、m大于零，其优选总厚度为8nm-20nm。
进一步地，势垒层为非磁性金属氧化物，优选mgo，其厚度例如为0.5nm-3nm。
进一步地，记忆层具有可变磁极化，根据其是面内型(istt-mram)或垂直(pstt-mram)结构又所不同。面内型istt-mram的记忆层一般为cofe/cofeb或cofe/nife，其优选厚度为2nm-6nm，垂直型pstt-mram记忆层一般为cofeb、cofe/cofeb、fe/cofeb、cofeb(ta，w，mo)/cofeb，其优选厚度为0.8nm-2nm。
进一步地，选择ta、tan，w或wn等作为硬掩模膜层204的材料以期在卤素电浆中获得更好刻轮廓。
(2)图形化定义磁性隧道结203图案并对磁性隧道结203、种子层和通孔阻挡层201进行刻蚀。
其中，在金属通孔102的顶部尺寸大于磁性隧道结203的情况下，图形化定义磁性隧道结203图案并对磁性隧道结203和通孔阻挡层201进行刻蚀的步骤可包括：
(2.1)：图形化定义磁性隧道结203图案，并对磁性隧道结203和种子层进行刻蚀，并停止在通孔阻挡层201之上；在此过程中，采用一次光刻一次刻蚀(le,lithography-etching)或者两次光刻两次刻蚀(lele,lithography-etching-lithography-etching)的方法完成对磁性隧道结203的定义和硬掩模膜层204的反应离子(rie)刻蚀，并同时采用反应离子刻蚀工艺除去残留的聚合物，以使图案转移到磁性隧道结203的顶部。采用反应离子刻蚀和/或者离子束刻蚀的方法完成对磁性隧道结203和种子层的刻蚀。其中，例如，离子束刻蚀主要采用ar、kr或者xe等作为离子源；反应离子刻蚀主要采用ch3oh、ch4/ar、c2h5oh、ch3oh/ar或者co/nh3等作为主要刻蚀气体；并采用发射光谱仪(oes,opticalemissionspectroscopy)或者二次离子质谱仪(sims,secondionmassspectroscopy)来判断刻蚀终点信号。
(2.2)：自对准工艺刻蚀通孔阻挡层201。首先，沉积一层自对准刻蚀掩模205，其材料优选地选择sio2、sio2、sin、sicn、sic、al2o3、mgo或者aln等，其形成方法可以是pvd、ald、化学气象沉积(cvd,chemicalvapordeposition)或者离子束沉积(ibd，ionbeamdeposition)等；紧接着，使通孔阻挡层201自对准硬掩模204和磁性隧道结单元203，完成对通孔阻挡层201的刻蚀。
另一方面，在金属通孔102的顶部尺寸不大于磁性隧道结203的情况下，图形化定义磁性隧道结203图案并对磁性隧道结203、种子层和通孔阻挡层201进行刻蚀的步骤可包括：图形化定义磁性隧道结203图案，一次完成对磁性隧道结203、种子层和通孔阻挡层的刻蚀；在此过程中，采用一次光刻一次刻蚀(le,lithography-etching)或者两次光刻两次刻蚀(lele,lithography-etching-lithography-etching)的方法完成对磁性隧道结203的定义和硬掩模膜层204的反应离子(rie)刻蚀，并同时采用反应离子工艺刻蚀除去残留的聚合物，以使图案转移到磁性隧道结203的顶部。采用反应离子刻蚀和/或者离子束刻蚀的方法完成对磁性隧道结203的刻蚀。其中，例如，离子束刻蚀主要采用ar、kr或者xe等作为离子源；反应离子刻蚀主要采用ch3oh、ch4/ar、c2h5oh、ch3oh/ar或者co/nh3等作为主要刻蚀气体；并采用发射光谱仪(oes,opticalemissionspectroscopy)或者二次离子质谱仪(sims,secondionmassspectroscopy)来判断刻蚀终点信号。
(3)在刻蚀后结构中填充电介质206，并采用化学机械抛光磨平磁性隧道结电介质层206直到硬掩模膜层204顶部，如图7a和图7b所示。
应当理解的是，上述方法可以用于其它结构的制造，例如通孔阻挡层由底电极代替，而且硬掩模膜层由顶电极膜层代替，从而形成具有底电极和顶电极的半导体结构。
上述说明示出并描述了本发明的优选实施例，如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。