一种阵列基板及其制作方法、平板探测器及影像设备与流程

本发明涉及光电技术领域，尤其涉及一种阵列基板及其制作方法、平板探测器及影像设备。

背景技术：

x射线检测广泛应用于医疗领域，通常采用平板技术对透过待测目标的x射线进行检测。该平板探测技术包括直接型探测和间接型探测两种。其中，用于实现间接型探测的平板探测器(flatpaneldetector，fpd)，如图1所示，包括阵列基板10以及覆盖该阵列基板的x射线转换层11。该阵列基板上设置有阵列排布的薄膜晶体管(thinfilmtransistor，tft)和光电转换器101。x射线转换层11将x射线转换为可见光，然后由光电转换器101将可见光转换为电信号，并进行存储。当与该光电转换器101相连接的tft开启后，上述电信号被输出处理器中，通过处理器进行处理得到图像信息。

现有技术中，制作上述光电转换器101时，会对阵列基板上的tft造成影响，使得tft的导通性能下降，从而降低平板探测器的检测效果。

技术实现要素：

本发明的实施例提供一种阵列基板及其制作方法、平板探测器及影像设备，能够减小光电转换器的制作工艺对tft性能的影响。

为达到上述目的，本发明的实施例采用如下技术方案：

本申请的一方面，提供一种阵列基板包括衬底基板、设置于所述衬底基板上呈矩阵形式排列的多个低温多晶硅tft，以及与所述tft的源极或漏极相连接的光电转换器；所述tft的源极和漏极包括靠近所述光电转换器一侧的第一导电层；构成所述第一导电层的材料在所述光电转换器的构图工艺中耐刻蚀。

优选的，构成所述第一导电层的材料包括氧化铟锡、氧化铟锌、铟镓锌氧化物、铟锡锌氧化物、铟镓锡氧化物、氧化锌、氧化镉、三氧化二铝中的至少一种。

优选的，所述tft的源极和漏极还包括背离所述光电转换器一侧的第二导电层；构成所述第二导电层的材料包括金属材料。

优选的，所述tft的有源层的图案为u型，所述tft的源极和漏极分别与所述有源层的两端相连接；所述tft的栅极图案为条形；条形图案与u型图案的两个竖直边分别具有交叠区域，且与所述u型图案的水平边平行。

优选的，所述tft为顶栅型tft；所述阵列基板还包括偏光电极，所述偏光电极与设置于所述光电转换器背离所述衬底基板的一侧表面的透明电极层相连接；所述偏光电极在所述衬底基板上的正投影与所述tft的有源层在所述衬底基板上的正投影无交叠区域。

优选的，还包括设置于所述tft的有源层与所述衬底基板之间的缓冲层。

优选的，所述光电转换器为光电二极管。

本申请的另一方面，提供一种平板探测器包括如上述所述的任意一种阵列基板，以及覆盖所述阵列基板的非可见光转换层。

本申请的又一方面，提供一种影像设备包括如上所述的平板探测器。

本申请的再一方面，提供一种阵列基板的制作方法，包括：在衬底基板上，依次沉积第一金属材料层和氧化物半导体材料层；通过一次构图工艺形成tft的源极和漏极；在所述衬底基板上，通过构图工艺形成与所述tft的源极或漏极相连接的光电转换器。

优选的，形成所述源极和所述漏极之前，所述方法还包括：在所述衬底基板上，沉积多晶硅材料层，通过一次构图工艺形成u型的多晶硅薄膜层的图案；在所述衬底基板上，依次形成沉积覆盖所述多晶硅薄膜层图案的栅极绝缘层和第二金属材料层；通过对所述第二金属材料层进行一次构图工艺，形成条形的栅极图案；其中，条形图案与u型图案的两个竖直边分别具有交叠区域，且与所述u型图案的水平边平行。

优选的，形成所述光电转换器之后，所述方法还包括：在所述衬底基板上，沉积第三金属层，并通过构图工艺形成偏光电极；所述偏光电极与设置于所述光电转换器背离所述衬底基板的一侧表面的透明电极层相连接；其中，所述偏光电极在所述衬底基板上的正投影与所述tft的有源层在所述衬底基板上的正投影无交叠区域。

优选的，形成所述有源层之前，所述方法包括：在所述衬底基板上，形成覆盖所述衬底基板的缓冲层。

本发明实施例提供一种阵列基板及其制作方法、平板探测器及影像设备。该阵列基板包括衬底基板、设置于衬底基板上呈矩阵形式排列的多个低温多晶硅tft，以及与tft的源极或漏极相连接的光电转换器。此外，tft的源极和漏极包括靠近光电转换器一侧的第一导电层，且构成第一导电层的材料在光电转换器的构图工艺中耐刻蚀。综上所述，一方面，由上述可知tft的源极和漏极包括第一导电层，而该第一导电层主要由在光电转换器的构图工艺中具有耐刻蚀性的材料构成，且该第一导电层靠近该光电转换器一侧。这样一来，当采用刻蚀工艺，例如干法刻蚀制备上述光电转换器时，上述干法刻蚀工艺中的离子束或者等离子体对第一导电层的影响较小，从而能够使得位于不同检测单元中的tft的电学性能均一，减小了tft的电学性能不均导致的mura不良产生的几率。另一方面，上述低温多晶硅tft具有较高的迁移率，因此具有良好的导电率和电学特性。在此情况下，与该tft相连接的信号线的线宽无需制作的很大，即控制上述tft正常的导通与截止。因此，在制作上述阵列基板的过程中，可以通过细线化设计，例如更换制作上述信号线的掩膜版或者其他细线化制作工艺，将上述栅线gate和读取信号线rl的线宽适当减小。这样一来，可以减小阵列基板上的遮光面积，从而提高该阵列基板中每个检测单元的光吸收面积，使得检测单元对光线的检测精度更高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种平板探测器的结构示意图；

图2为本申请提供的一种阵列基板的结构示意图；

图3为图2所示的tft以及与该tft相连接的光电转换器的一种剖视图；

图4为图2所示的tft以及与该tft相连接的光电转换器的另一种剖视图；

图5为在图4所示的阵列基板上设置了偏光电极后的结构示意图；

图6为图2中的tft的具体结构示意图；

图7为具有图6所示的tft结构的阵列基板的剖视图；

图8为本申请提供的一种平板探测器的结构示意图；

图9为本申请提供的一种阵列基板的制作方法流程图；

图10、图11a、图11b、图12、图13、图14以及图15为图7所示的阵列基板的各个制作阶段相对应的结构示意图。

附图标记：

01-衬底基板；02-检测单元；10-阵列基板；11-x射线转换层；101-光电转换器；120-源极；121-漏极；1201-第一导电层；1202-第二导电层；122-栅极；123-有源层；1231-重掺杂区域；1232-轻掺杂区域；1233-沟道区域；12-钝化层；13-栅极绝缘层；14-偏光电极；15-树脂层；16-缓冲层；20-可见光转换层；21-光刻胶；22-透明电极层；200-多晶硅薄膜；201-第一过孔；202-第二过孔。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请提供一种阵列基板10，包括如图3所示的衬底基板01、设置于该衬底基板01上如图2所示的呈矩阵形式排列的多个低温多晶硅(lowtemperaturepoly-silicon，ltps)tft，以及与该tft的源极120(或漏极121)或漏极121相连接的光电转换器101。

其中，上述阵列基板10还包括多条横纵交叉的栅线gate和读取信号线rl。该栅线gate和读取信号线rl交叉界定多个呈矩阵形式排列的检测单元02，每个检测单元内设置有一个上述低温多晶硅tft，以及与该tft相连接的光电转换器101。

每一个tft的栅极与上述栅线gate相连接，漏极121(或源极120)与一条读取信号线rl相连接。其中，当tft的源极120连接上述光电转换器101时，tft的漏极121连接读取信号线rl；或者tft的漏极121连接上述光电转换器101时，源极120连接读取信号线rl。以下为了方便说明，均是以tft的漏极121连接上述光电转换器101，源极120连接读取信号线rl为例进行的说明。

基于此，上述tft可以为n型tft或者p型tft，本申请中对此不做限定。

此外，上述光电转换器101可以为光敏电阻、光电三极管、光电二极管或者光电耦合器件等。其中，上述光电转换器101可以优选结构较为简单的光电二极管。具体的，该光电二极管可以如图3所示为pin结构，具体的该pin结构为一层靠近衬底基板01的由n型杂质掺杂的半导体材料层，即n型半导体材料层、一层背离衬底基板01的由p型杂质掺杂的半导体材料层，即p型半导体材料层，以及一层位于n型半导体材料层和p型半导体材料层之间的低掺杂的本征(intrinsic)半导体材料层，即i型半导体材料层。

基于此，在光电转换器101为光电二极管的情况下，当tft的漏极121连接上述光电转换器101时，该光电二极管中靠近衬底基板01的n型半导体材料层与上述tft的漏极121相连接。

此外，上述光电转换器101例如，具有上述结构的光电二极管，通常采用干法刻蚀工艺进行制备。

在此基础上，上述tft的源极120和漏极121包括靠近光电转换器101一侧的第一导电层1201。其中，构成上述第一导电层1201的材料在上述光电转换器101的构图工艺中耐刻蚀，即在制作光电转换器101的过程中，所采用的刻蚀工艺对第一导电层1201没有影响或者影响较小。

优选的，构成上述第一导电层的材料包括：氧化铟锡(indiumtinoxide，ito)、氧化铟锌(indiumzincoxide，izo)、铟镓锌氧化物(in-ga-zn-o，igzo)、铟锡锌氧化物itzo(in-sn-zn-o，itzo)、铟镓锡氧化物(in-sn-ga-o，itgo)、氧化锌(zno)、氧化镉(cdo)或者三氧化二铝(al2o3)等氧化物半导体材料中的至少一种。

基于此，一方面，由上述可知tft的源极120和漏极121包括第一导电层1201，而该第一导电层1201主要由在光电转换器101的构图工艺中具有耐刻蚀性的材料构成，且该第一导电层1201靠近该光电转换器101一侧。这样一来，当采用刻蚀工艺，例如干法刻蚀制备上述光电转换器101，例如光电二极管时，上述干法刻蚀工艺中的离子束或者等离子体对第一导电层1201的影响较小，从而能够使得位于不同检测单元02中的tft的电学性能均一，减小了tft的电学性能不均导致的mura不良产生的几率。

另一方面，上述低温多晶硅tft具有较高的迁移率，因此具有良好的导电率和电学特性。在此情况下，与该tft相连接的信号线(即栅线gate和读取信号线rl)的线宽无需制作的很大，即控制上述tft正常的导通与截止。因此，在制作上述阵列基板的过程中，可以通过细线化设计，例如更换制作上述信号线的掩膜版或者其他细线化制作工艺，将上述栅线gate和读取信号线rl的线宽适当减小。这样一来，可以减小阵列基板上的遮光面积，从而提高该阵列基板中每个检测单元02的光吸收面积，使得检测单元02对光线的检测精度更高。

在此基础上，为了提高tft的源极120和漏极121的导电性，优选的，如图4所示，上述tft的源极120和漏极121还包括背离光电转换器101一侧的第二导电层1202。其中，构成该第二导电层1202的材料包括金属材料，例如金属钼(mo)、金属铝(al)或者钼铝合金(al-mo或mo-al-mo)。

在此情况下，制作源极120和漏极121的方法可以为：在基板上，例如图4中，在形成有钝化层12的衬底基板01上依次沉积金属材料层和氧化物半导体材料层，然后通过一次构图工艺形成源极120和漏极121的图案。其中，源极120和漏极121均包括上述靠近衬底基板01的第二导电层1202和靠近光电转换器101的第一导电层1201。

需要说明的是，在本申请中，构图工艺，可指包括光刻工艺(mask)，或，包括mask工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺。上述mask工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。

其中，本发明实施例中的一次构图工艺，是以通过一次mask工艺形成不同的曝光区域，然后对不同的曝光区域进行一次或多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。

由上述可知，一方面，由于构成第一导电层1201和构成第二导电层1202的材料不同，所以需要通过不同的刻蚀液先对氧化物半导体材料层进行刻蚀，然后对金属材料层进行刻蚀。在此情况下，对氧化物半导体材料层进行刻蚀的刻蚀液不会对金属材料层造成影响；对金属材料层进行刻蚀的刻蚀液也不会对氧化物半导体材料层造成影响。

另一方面，由于主要由氧化物半导体材料层构成的第一导电层1201与光电转换器101相接触，且该第一导电层1201具有良好的抗干法刻蚀的性能。因此在通过干法刻蚀工艺制备上述光电转换器101的过程中，上述第一导电层1201可以对主要由金属材料构成的第二导电层1202进行保护，避免干法刻蚀工艺中的离子束或者等离子体对第二导电层1202造成损害。从而使得位于不同检测单元02中的tft的源极120和漏极121的导通性能均一，减小了tft的源漏极的导通性能不均导致的mura不良产生的几率。

基于此，本申请对上述低温多晶硅tft的类型不做限定，可以为底栅型tft或者顶栅型tft。优选的，上述tft为如图3或如图4所示的顶栅型tft。

其中，该顶栅型低温多晶硅tft的具体结构，如图5所示，包括依次靠近衬底基板01的有源层123、栅极绝缘层13、钝化层12以及栅极122。该有源层123包括靠近栅极122两侧的轻掺杂区域1232，以及位于轻掺杂区域1232两侧的重掺杂区域1231。源极120和漏极121分别通过位于钝化层12和栅极绝缘层13上的过孔与有源层123上的重掺杂区域1231相连接。这样一来，当该顶栅型tft导通时，形成的沟道区域1233在衬底基板01上的正投影与栅极122在该衬底基板01上的正投影的位置相对应，因此通过栅极122可以对上述沟道区域1233进行遮挡，避免入射光线照射至沟道区域1233，而导致tft的漏电流增大，影响tft的电学特性。

基于此，当上述阵列基板10还包括偏光电极14时，无需通过该偏光电极14作为遮光层对上述tft的沟道区域1233进行遮挡。其中，如图5所示，该偏光电极14与设置于光电转换器101背离衬底基板01的一侧表面(即图5中的p型半导体材料层)的透明电极层22相连接。在此基础上，该偏光电极14在衬底基板01上的正投影与tft的有源层123在衬底基板01上的正投影无交叠区域。这样一来，可以减小偏光电极14的面积，从而达到减小阵列基板上遮光区域面积，且提高该各个检测单元02的光吸收面积的目的。

在此基础上，由于低温多晶硅tft相对于非晶硅tft而言具有较高的迁移率。因此当低温多晶硅tft导通时，有源层123中产生的载流子的数量较多，因此为了减小载流子从源极120(或漏极121)迁移至漏极121(或源极120)时，该载流子对漏极121或源极120的冲击。优选的，如图6所示，上述低温多晶硅tft的有源层123的图案为u型，且该tft的源极120和漏极121分别与有源层123的两端相连接。

此外，tft的栅极122图案为条形。该条形图案与u型图案的两个竖直边分别具有交叠区域，且与u型图案的水平边平行。这样一来，当上述tft导通时，u型的有源层123可以延长载流子的迁移路径，从而可以对数量较大的载流子进行缓冲，降低载流子从源极120(或漏极121)迁移至漏极121(或源极120)时，该载流子对漏极121或源极120的冲击。

其中，沿图6中的虚线b-b进行剖切，可以得到如图7所示的顶栅型低温多晶硅tft的截面图。

进一步的，在上述tft为顶栅型低温多晶硅tft时，该阵列基板10如图7所示，还包括位于tft有源层123与衬底基板01之间的缓冲层16。该缓冲层16能够减小衬底基板01，例如玻璃基板中的杂质对有源层123造成影响，从而不利于提高tft的电学性能。

本申请实施例提供一种平板探测器，如图8所示，包括如上所述的任意一种阵列基板10，以及覆盖该阵列基板10的非可见光转换层20。其中，该可见光转换层20用于将不可见光，例如x射线、红外线以及紫外线等，转换为可见光。此时阵列基板10上的光电转换器101可以对照射至每个检测单元02中的可见光进行采集。在此基础上，该平板探测器还包括图像处理器，用于接收上述采集结果，并根据每个检测单元02的采集结果得出采集图像。

需要说明的是，上述平板探测器具有与前述实施例提供的阵列基板10相同的技术效果，此处不再赘述。此外，本申请对平板探测器的使用范围不做限定，例如可以应用于医疗、安全、无损检测、科研等领域。

本申请提供一种影像设备，包括如上所述的平板探测器，具有与前述实施例提供的平板探测器相同的有益效果，此处不再赘述。此外，该影像设备还可以包括图像分析部件，用于对平板探测器获取到的采集图像进行分析，并得出分析结果，以供技术人员使用或参考。

本申请提供一种阵列基板的制作方法，如图9所示包括：

s101、在衬底基板01上，依次沉积第一金属材料层和氧化物半导体材料层；通过一次构图工艺形成如图4所示的tft的源极120和漏极121。

具体的，通过一次mask工艺，然后通过不同的刻蚀液分别对氧化物半导体材料层和第一金属材料层进行刻蚀，最后对光刻胶进行剥离，从而形成上述tft的源极120或漏极121。

其中，该源极120和漏极121均包括第一导电层1201和第二导电层1202。第一导电层1201由上述氧化物半导体材料层构成，第二导电层1202由上述第一金属材料层构成。其中，构成上述第一金属材料层可以为金属钼(mo)、金属铝(al)或者钼铝合金(al-mo或mo-al-mo)。此外，构成氧化物半导体材料层的材料同上所述，此处不再赘述。

s102、在衬底基板01上，通过构图工艺形成与tft的源极120或漏极121相连接的光电转换器101。

这样一来，当采用干法刻蚀制备上述光电转换器101，例如光电二极管时，该第一导电层1201具有良好的抗干法刻蚀的性能。因此在通过干法刻蚀工艺制备上述光电转换器101的过程中，上述第一导电层1201可以对主要由金属材料构成的第二导电层1202进行保护，避免干法刻蚀工艺中的离子束或者等离子体对第二导电层1202造成损害。从而使得位于不同检测单元02中的tft的源极120和漏极121的导通性能均一，减小了tft的源漏极的导通性能不均导致的mura不良产生的几率。

接下来，当上述tft为顶栅型低温多晶硅tft，且其有源层123以及栅极122的形状如图6所示时，对该tft的制备方法进行详细的说明。

第一步，如图10所示，在衬底基板01上，形成依次覆盖该衬底基板01的缓冲层16以及多晶硅(p-si)薄膜层；并对该多晶硅(p-si)薄膜层进行第一道mask工艺，然后通过干法刻蚀(dryetch)工艺以及剥离(strip)工艺形成多晶硅薄膜200的图案(p-sipattern)。该多晶硅薄膜图案为u型。

第二步，如图11a所示，在形成有上述结构的衬底基板01上，依次沉积覆盖上述多晶硅薄膜图案的栅极绝缘层13和第二金属材料层；并对上述第二金属材料层进行第二道mask工艺，然后通过湿法刻蚀(wetetch)工艺形成如图6所示的条形的栅极122的图案以及覆盖该栅极122的剩余的部分光刻胶21。该剩余部分的光刻胶21的宽度大于栅极122的宽度。

其中，条形图案与u型图案的两个竖直边分别具有交叠区域，且与u型图案的水平边平行。

在此基础上，以栅极122和位于该栅极122上方的光刻胶21为掩膜，通过栅极绝缘层13对多晶硅薄膜200进行重掺杂处理(例如，n-doping)，形成重掺杂区域1231。然后，如图11b所示对剩余的光刻胶21进行灰化(ashing))工艺，以去除栅极122两侧上方的光刻胶21。再以栅极122和位于该栅极122上方的光刻胶21为掩膜，对多晶硅薄膜200进行轻掺杂处理(lightdopeddraindoping，ldddoping)，形成轻掺杂区域1232以及tft导通时形成的沟道区域1233。接着通过剥离(strip)工艺将位于栅极122上方的光刻胶21剥离。这样一来，tft的形状如图6所示，具有u型的有源层123以及条形的栅极122。该形状的tft具有的有益效果同上所述，此处不再赘述。

第三步，在形成有上述结构的衬底基板01上，沉积钝化层12；并对该钝化层12进行第三道mask工艺，然后通过干法刻蚀(dryetch)工艺以及剥离(strip)工艺，从而在钝化层12和栅极绝缘层13上形成如图12所示的第一过孔201。

第四步，在形成有上述结构的衬底基板01上，执行上述步骤s101以形成如图13所示的tft的源极120和漏极121，其中，源极120和漏极121通过上述步骤形成的第一过孔201与有源层123的重掺杂区域1231相连接。由上述可知，该步骤s101中包括第四道mask工艺。

第五步，在形成有上述结构的衬底基板上，依次沉积p型半导体材料层、i型半导体材料层以及n型半导体材料层以及透明电极层22；并对上述四层薄膜层进行第五道mask工艺。然后对透明电极层22进行湿法刻蚀(wetetch)工艺，对上述p型半导体材料层、i型半导体材料层以及n型半导体材料层进行干法刻蚀(dryetch)工艺。最后通过剥离(strip)工艺对光刻胶进行剥离，形成如图14所示的光电转换器101以及位于光电转换器101上方的透明电极层22。

需要说明的是，构成上述透明电极层22的材料包括透明导电材料，例如ito、izo、igzo等。

其中，在对上述三层半导体材料层进行干法刻蚀的过程中，该第一导电层1201具有良好的抗干法刻蚀的性能。因此上述第一导电层1201可以对主要由金属材料构成的第二导电层1202进行保护，避免干法刻蚀工艺中的离子束或者等离子体对第二导电层1202造成损害。从而使得位于不同检测单元02中的tft的源极120和漏极121的导通性能均一，减小了tft的源漏极的导通性能不均导致的mura不良产生的几率。

第六步，在形成有上述结构的衬底基板01上，如图15所示，沉积钝化层12以及树脂层15，并对该钝化层12以及树脂层15进行第六道mask工艺，然后进行干法刻蚀(dryetch)工艺和剥离(strip)工艺，在钝化层12以及树脂层15上对应上述透明电极层22的位置形成第二过孔202。

第七步，在形成有上述结构的衬底基板01上，沉积第三金属层；并对该第三金属层进行第七道mask工艺，然后进行湿法刻蚀(wetetch)工艺以及剥离(strip)工艺，形成如图8所示的偏光电极14。

其中，该偏光电极14通过上述第二过孔202与设置于光电转换器101背离衬底基板01的一侧表面的透明电极层22相连接，该偏光电极14用于向透明电极层22提供供电电压。

在此基础上，为了增大每个检测单元02的光吸收面积，优选的该偏光电极14在衬底基板01上的正投影与tft的有源层123在衬底基板01上的正投影无交叠区域。

需要说明的是，构成上述第一金属材料层、第二金属材料层以及第三金属材料层的材料可以相同，也可以不同，本申请对此不做限定。

由上述可知，本申请提供的阵列基板的制作方法一共使用了七道mask工艺，且由于上述tft为顶栅型tft，所以也无需制作遮光层，因此制作工艺简单。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。