单一堆叠结构的1D1R存储器及其制备方法与流程

本发明属于信息存储领域，尤其涉及单一堆叠结构的1d1r存储器及其制备方法。

背景技术

随着社会的进步，传统的非易失性存储器已经不能满足人们对高速度、高密度、低能耗的要求，因此，急需开发新一代的非易失性存储器。阻变式随机存储器(rram)由于其结构简单、存储密度高、转换速度高、能量消耗较低和保持时间长的特性在众多的非易失性存储器中脱颖而出。

为了实现rram器件的大面积应用，关键的就是实现大量rram器件的集成，但是这种纵横排列的集成电路器件会遇到串声问题。为了克服串声问题，已经提出了一些器件结构，例如一个二极管串联一个存储器(1d1r)、一个选择器串联一个存储器(1s1r)和互补的电阻转换(crs)。其中，传统的1d1r器件通常是利用一个rram和一个二极管进行串联，这无疑会增加制备工艺的复杂性并使得成本较高。

技术实现要素：

因此，本发明的目的在于克服上述现有技术的缺陷，提供一种1d1r存储器，包括：si衬底层、所述si衬底层之上的金属氧化物层和所述金属氧化物层之上的金属电极层，其中，所述si衬底层与所述金属氧化物层构成pn异质结构，所述si衬底层的电阻率为0.01-0.05ω*cm，所述金属氧化物层的电阻率为10⁴-10⁵ω*cm，所述金属电极层的功函数与所述金属氧化物层的费米能级相匹配。

根据本发明的1d1r存储器，优选地，所述金属氧化物层的厚度为40-100nm。

根据本发明的1d1r存储器，优选地，所述金属氧化物层的厚度为60nm。

根据本发明的1d1r存储器，优选地，所述金属电极层的厚度为80-150nm。

根据本发明的1d1r存储器，优选地，所述金属电极层的形状为圆形阵列。

根据本发明的1d1r存储器，优选地，所述金属氧化物层的材料为p型nio、n型zno或n型tio。

根据本发明的1d1r存储器，优选地，所述金属电极层的材料为pt或al。

本发明还提供了一种1d1r存储器的制备方法，包括如下步骤：

步骤一：采用磁控溅射方法在si衬底层上制备金属氧化物层；

步骤二：采用热蒸发方法在所述金属氧化物层上制备金属电极层。

根据本发明的1d1r存储器的制备方法，优选地，所述步骤一还包括清洗所述si衬底层。

与现有技术相比，本发明的1d1r存储器为单一堆叠结构，其同时具有整流和阻变特性，有效抑制集成过程中的串生问题，简化了制备工艺，增加3d集成密度。

附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图1为根据本发明第一实施例的1d1r存储器的结构示意图。

图2为根据本发明第一实施例的1d1r存储器的电流-电压特性测试曲线图。

图3为根据本发明第一实施例的1d1r存储器的电阻忍耐特性测试图。

图4为根据本发明第一实施例的1d1r存储器的电阻保持特性测试图。

图5为根据本发明第二实施例的1d1r存储器的结构示意图。

图6为根据本发明第二实施例的1d1r存储器的电流-电压特性测试曲线图。

图7为根据本发明第二实施例的1d1r存储器的电阻忍耐特性测试图。

图8为根据本发明第二实施例的1d1r存储器的电阻保持特性测试图。

图9为根据本发明的1d1r存储器的原理图。

具体实施方式

为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

第一实施例

该实施例提供一种单一堆叠结构的1d1r存储器，其结构如图1所示，包括n型si衬底、n型si衬底之上的p型nio薄膜、以及p型nio薄膜之上的pt薄膜，其中所述n型si衬底的电阻率约为0.01-0.05ω*cm，所述p型nio薄膜的电阻率约为10⁴-10⁵ω*cm、厚度约为60nm，所述pt薄膜的厚度约为150nm、形状为直径400μm的圆形阵列。

在该实施例中，n型si衬底与p型nio薄膜构成pn异质结构(1d)，使得所形成的器件具有整流特性，同时，n型si衬底由于其低电阻率和高电导率可以用作底电极，p型nio薄膜由于其高电阻率和低电导率可以用作阻变层(1r)来实现器件的高低阻转换；pt薄膜用作金属薄膜顶电极，其功函数与p型nio薄膜的费米能级匹配，从而减小了pt薄膜与p型nio薄膜之间的势垒的影响。

本实施例的单一堆叠结构的1d1r存储器的制备方法包括如下步骤：

步骤一：采用物理或化学方法对n型si衬底进行清洗处理；

步骤二：采用磁控溅射方法在n型si衬底上沉积厚度约为60nm的p型nio薄膜，具体条件为：室温、低于5.0×10^-4pa的本底真空、比例为1:1的高纯氧气和氩气溅射气体、2pa的生长压强、nio陶瓷溅射靶、以及90w的溅射功率；

步骤三：采用热蒸发方法在p型nio薄膜上蒸镀厚度为150nm的pt薄膜作为顶电极，利用掩膜板使顶电极的形状为直径400μm的圆形阵列，热蒸发真空度为3.0×10^-4pa，最终得到了n⁺-si/p-nio/pt阻变器件，即单一堆叠结构的1d1r存储器，符号“+”表示重度掺杂。

图2示出了该实施例制备的n⁺-si/p-nio/pt阻变器件的电流-电压特性测试曲线。规定电流从p型nio到n型si的方向为正方向。金属氧化物nio作为一种半导体材料，使得初始的阻变器件展示了一个高电阻状态。从图2可以看出，当对器件施加一个正向的扫描电压(0-8v)时，在施加约7v的正向偏压后实现了器件的开启，从而从高阻态转换成为低阻态。当再施加一个正向的扫描电压(0-5v)时，器件在约4v的正向偏压实现了器件的关闭，从低阻态又回到了高阻态，完成了一次高低阻态的循环。另外，发现器件在高低阻态都呈现整流特性，可以实现了器件的1d1r转换。本发明人还对该器件进行了反复的阻变循环测试与阻态保持时间测试，在2v的电压下对器件的高低阻值进行读取。图3和图4分别展示了该实施例制备的n⁺-si/p-nio/pt阻变器件的电阻忍耐和保持特性，在连续的100次电阻转换后，高阻和低阻并没有出现任何衰退的迹象。另外，器件具有良好的保持特性，在10⁴s后器件的高阻和低阻几乎保持不变。

第二实施例

该实施例提供另一种单一堆叠结构的1d1r存储器，其结构如图5所示，包括p型si衬底、p型si衬底之上的n型zno薄膜、以及n型zno薄膜之上的al薄膜，其中所述p型si衬底的电阻率约为0.01-0.05ω*cm，所述n型zno薄膜的电阻率约为10⁴-10⁵ω*cm、厚度约为100nm，所述al薄膜的厚度约为80nm。

在该实施例中，p型si衬底与n型zno薄膜构成pn异质结构(1d)，使得所形成的器件具有整流特性，同时，p型si衬底由于其低电阻率和高电导率可以用作底电极，n型zno薄膜由于其高电阻率和低电导率可以用作阻变层(1r)来实现器件的高低阻转换；al薄膜用作金属薄膜顶电极，其功函数与n型zno薄膜的费米能级匹配，从而减小了al薄膜与n型zno薄膜之间的势垒的影响。

本实施例的单一堆叠结构的1d1r存储器的制备方法包括如下步骤：

步骤一：采用物理或化学方法对p型si衬底进行清洗处理；

步骤二：采用磁控溅射方法在p型si衬底上沉积厚度约为100nm的n型zno薄膜，具体条件为：室温、低于5.0×10^-4pa的本底真空、比例为1:1的高纯氧气和氩气溅射气体、2pa的生长压强、zno陶瓷溅射靶、以及90w的溅射功率；

步骤三：采用热蒸发方法在p型zno薄膜上蒸镀厚度为80nm的al薄膜作为顶电极，热蒸发真空度为3.0×10^-4pa，最终得到了p⁺-si/n-zno/al阻变器件。

图6示出了该实施例制备的p⁺-si/n-zno/al阻变器件的电流-电压特性测试曲线。规定电流从p型si到n型zno的方向为正方向。金属氧化物zno作为一种半导体材料，使得初始的器件展示了一个高电阻状态。从图6可以看出，当对器件施加一个正向的扫描电压(0-8v)时，器件在约7v的正向偏压后实现了开启，从而从高阻态转换成为低阻态。当再施加一个正向的扫描电压(0-5v)时，器件在约3.7v的正向偏压实现了关闭，从低阻态又回到了高阻态，完成了一次高低阻态的循环。另外，器件在高低阻态都呈现整流特性，实现了器件的1d1r转换。本发明人对此器件进行了反复的阻变循环测试与阻态保持时间测试。图7和图8分别展示了器件的电阻忍耐和保持特性，器件的高低阻值读取电压为1v。在连续的100次电阻转换后，高低阻并没有出现任何衰退的迹象。另外，器件具有良好的保持特性，在10⁴s后器件的高低阻几乎保持不变。

图9为根据本发明的1d1r存储器的原理图，其示出了阻变模型，当正向电压作用在p型层一侧时，随着电压的增加，pn结会被开启，电场主要作用到氧化物薄膜。由于电场的作用，其中氧离子会发生迁移，在氧化物内部会形成导电丝通道，器件由高阻态转换为低阻态。由于内建电场的影响，氧离子很难在耗尽区内迁移，因此耗尽区内并没有形成导电丝，器件在低阻态下仍然具有整流特性。当另一个电压作用器件时，由于焦耳热的作用，导电丝会烧断，器件又回到高阻态。实现了1d1r转换。

根据本发明的其他实施例，中间阻变层可以采用本领域公知的金属氧化物，只要其电阻率满足10⁴-10⁵ω*cm即可，例如tio。另外，si衬底层与金属氧化物层的掺杂类型相反，从而构成pn异质结构。

根据本发明的其他实施例，所述金属氧化物层的厚度为40-100nm。

根据本发明的其他实施例，顶电极层可以采用本领域公知的任意其他金属，只要其功函数与金属氧化物层的费米能级相匹配即可。另外，对顶电极层的形状并没有限定，可以采用本领域公知的任意形状，顶电极层的面积越小越好。

相比传统的一个二极管与一个阻变式存储器串联的1d1r器件，根据本发明的单一堆叠结构的1d1r存储器简化了制备工艺，并且能够在纵向增加3d集成密度。

虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。