本发明涉及通信技术领域，特别涉及一种变压器。
背景技术
平衡-不平衡变压器是射频前端电路设计中，发挥差分作用的一个关键射频组件，它具有将不平衡的输入信号(即单端信号)转换为两端平衡的输出信号(即差分信号)的功能，反之亦然。
在未来，基于5g通信技术的要求，平衡-不平衡变压器的操作频率应该达到60ghz甚至以上，而现有的平衡-不平衡变压器的应用仅限于20ghz，频率过高则会引起信号不平衡。平衡-不平衡变压器的不平衡现象是高频射频金属氧化物半导体(cmos)集成电路设计与应用时应予以考虑的关键因素。
为了在20ghz应用频率范围的基础上进行扩展，现有技术采用了一种基于平衡-不平衡变压器的传输线(也叫马尔平衡-不平衡变压器)，马尔平衡-不平衡变压器的大小主要由在工作频率范围内的信号的波长决定。由于从20ghz到60ghz之间波长的范围较大，因此芯片浪费的片上面积较大。
因此，需要设计一种适用于高频信号的小型变压器。
技术实现要素：
本发明的目的在于提供一种变压器，以解决现有的变压器不适用于高频信号的问题。
为解决上述技术问题，本发明提供一种变压器，所述变压器包括第一线圈部、第二线圈部、第三线圈部、第一承载层和第二承载层，其中：
所述第一线圈部位于所述第一承载层表面上；
所述第二线圈部和所述第三线圈部位于所述第二承载层表面上；
所述第一线圈部与所述第三线圈部形成第一方向上的耦合；
所述第二线圈部与所述第三线圈部形成第二方向上的耦合；
其中，所述第一方向和所述第二方向垂直。
可选的，在所述的变压器中，所述第一线圈部在所述第二承载层上的投影与所述第三线圈部部分重叠或完全重叠，所述第二线圈部与所述第三线圈部平行。
可选的，在所述的变压器中，所述第一线圈部和所述第二线圈部通过第一通孔导体和第二通孔导体相连。
可选的，在所述的变压器中，所述第一线圈部在所述第一承载层上形成一环路，所述第一线圈部包括第一侧边，所述第一侧边上具有第一开口，所述变压器具有第一端口和第二端口，所述第一端口和所述第二端口分别位于所述第一开口的两端。
可选的，在所述的变压器中，所述第一线圈部的匝数为1匝。
可选的，在所述的变压器中，所述第一线圈部的线宽范围为1微米～200微米之间。
可选的，在所述的变压器中，所述第二线圈部在所述第二承载层上形成一环路，所述第二线圈部包括第二侧边，所述第二侧边上具有第二开口，所述第二侧边在所述第一承载层上的投影与所述第一侧边的平行，所述第二侧边在所述第一承载层上的投影到所述第一线圈部中心点的距离小于所述第一侧边到所述第一线圈部中心点的距离，所述第二开口的两端分别通过第一通孔导体和第二通孔导体与所述第一开口的两端相连。
可选的，在所述的变压器中，所述第二线圈部的匝数为1匝。
可选的，在所述的变压器中，所述第二线圈部的线宽范围为1微米～100微米之间。
可选的，在所述的变压器中，所述第三线圈部在所述第二承载层上形成一环路，所述第三线圈部包括第三侧边，所述第三侧边上具有第三开口，所述第三侧边与所述第二侧边平行且两者的距离大于所述第三侧边到所述第二线圈部中心点的距离，所述变压器还具有第三端口和第四端口，所述第三端口和所述第四端口分别位于所述第三开口的两端。
可选的，在所述的变压器中，所述第三线圈部的匝数为1匝。
可选的，在所述的变压器中，所述第三线圈部在所述第二承载层上形成一环路，所述第三线圈部的侧边上具有第三开口，所述第三线圈部包括第三侧边，所述第三侧边上具有第三开口，所述第三侧边与所述第二侧边平行且两者的距离大于所述第三侧边到所述第二线圈部中心点的距离；
所述变压器还包括第四线圈部，其中：
所述第四线圈部位于所述第一承载层上，所述第四线圈部位于所述第一线圈部的外侧；
所述第三开口的两端通过第三通孔导体和第四通孔导体与所述第四线圈部的两端相连，所述变压器还具有第三端口和第四端口，所述第三端口和所述第四端口分别位于所述第三线圈部的两个末端。
可选的，在所述的变压器中，所述第四线圈部与所述第一线圈部的距离范围为1微米～20微米之间。
可选的，在所述的变压器中，所述第三线圈部的匝数为2匝。
可选的，在所述的变压器中，所述第二线圈部位于所述第三线圈部的内侧。
可选的，在所述的变压器中，所述第三线圈部的线宽范围为1微米～200微米之间。
可选的，在所述的变压器中，所述变压器还包括输入端部、第一输出端部、第二输出端部，其中：
所述第一端口作为所述变压器的所述输入端；
所述第二端口作为所述变压器的所述第一输出端部；
所述第三端口作为所述变压器的所述第二输出端部；
所述第四端口接地。
可选的，在所述的变压器中，所述第一线圈部和所述第二线圈部形成初级线圈的信号线路，所述第三线圈部形成次级线圈的信号线路。
可选的，在所述的变压器中，所述第二线圈部形成一外部轮廓为四边形、八边形或圆形的环路，所述四边形或八边形环路的内侧边的对角线的长度范围为20微米～400微米之间，以及所述圆形环路的内直径的长度范围为20微米～400微米之间。
在本发明提供的变压器中，通过所述第一线圈部与所述第三线圈部形成第一方向上的耦合，可节省变压器的片上面积，第一线圈部和第三线圈部之间增加自互感，提高电磁垂直耦合效应，增加了整个变压器结构的对称性；加上所述第二线圈部与所述第三线圈部形成第二方向上的耦合，两组耦合增强了耦合的程度，可以降低变压器的不平衡性，平衡电气性能大大提高，频率范围可以扩展到80ghz。
进一步的，所述第一线圈部和所述第二线圈部通过第一通孔导体和第二通孔导体相连，其中第二线圈部位于第三线圈部的内侧，不占用额外片上面积，使初级线圈的信号线路具有两路并联结构，增加了该线路的宽度，减小阻抗，进一步减少由阻抗引起的误差和衰减，初级和次级线圈的信号线路的峰值品质因数分别约为19和22，插入损耗约为0.7db，在80ghz的频率基础上，不平衡性大大改善，不平衡幅度约为0.9db，不平衡相位约为0.6°。
更进一步的，所述第二开口和所述第一开口的位置位于同一侧且正相对，所述第三开口和所述第一开口的位置位于相反侧且正相对，进一步增加了整个变压器结构的对称性。
另外，所述第二线圈部的匝数可灵活设计，匝数比范围可覆盖1:1、1:2和2:3，使用范围较广。本发明中变压器的结构总面积约3000平方微米，对比现有的变压器，可以节省至少50％的片上面积。
附图说明
图1是本发明变压器一结构示意图；
图2是本发明变压器另一结构示意图；
图3是本发明变压器插入损耗试验波形图；
图4是本发明变压器品质因数试验波形图；
图5是本发明变压器不平衡幅度试验波形图；
图6是本发明变压器不平衡相位试验波形图；
图中所示：1-第一承载层；10-第一线圈部；11-第一开口；2-第二承载层；20-第二线圈部；21-第二开口；30-第三线圈部；31-第三开口；40-第四线圈部；51-第一通孔导体；52-第二通孔导体；53-第三通孔导体；54-第四通孔导体；61-第一端口；62-第二端口；63-第三端口；64-第四端口。
具体实施方式
以下结合附图和具体实施例对本发明提出的变压器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种变压器以解决现有变压器不适用于高频信号的问题。
为实现上述思想，本发明提供了一种变压器，所述变压器包括第一线圈部、第二线圈部、第三线圈部、第一承载层和第二承载层，其中：所述第一线圈部位于所述第一承载层表面上；所述第二线圈部和所述第三线圈部位于所述第二承载层表面上；所述第一线圈部与所述第三线圈部形成第一方向上的耦合；所述第二线圈部与所述第三线圈部形成第二方向上的耦合；其中，所述第一方向和所述第二方向垂直。
图1～2是本发明变压器结构示意图，如图1～2所示，本发明的具体实施方式中提供一种变压器，所述变压器包括第一线圈部10、第二线圈部20、第三线圈部30、第一承载层1和第二承载层2，其中：所述第一承载层1与所述第二承载层2平行，与所述第一承载层1的表面垂直的方向为第一方向，即竖直方向；所述第一线圈部10位于所述第一承载层1上；所述第二线圈部20和所述第三线圈部30位于所述第二承载层2上；所述第一线圈部10与所述第三线圈部30形成第一方向上的耦合，即在同一平面上的投影部分重叠或完全重叠，所述第一线圈部在所述第二承载层上的投影与所述第三线圈部部分重叠或完全重叠；所述第二线圈部20与所述第三线圈部30平行，以使所述第二线圈部20与所述第三线圈部30形成第二方向上的耦合，其中，所述第一方向和所述第二方向垂直，即第二方向为水平方向。
在本具体实施方式提供的变压器中，通过所述第一线圈部10与所述第三线圈部30形成第一方向上的耦合，第一线圈部10和第三线圈部30之间增加自互感，提高电磁垂直耦合效应，增加了整个变压器结构的对称性；加上所述第二线圈部20与所述第三线圈部30形成第二方向上的耦合，两组耦合增强了耦合的程度，可以降低变压器的不平衡，平衡电气性能大大提高，频率范围可以扩展到80ghz。
另外，现有的变压器也在射频集成电路中占据了较大的芯片面积，即使我们使用先进的cmos技术进行按比例缩小，还是会增加芯片的成本，以至于限制了芯片的小型化应用。甚至在实现插入损耗低和品质因数高的目的时，现有技术采用交错的片上变压器，并扩大线圈的金属宽度或使用并联结构的金属层作为线圈，不但由此会降低电磁耦合，且占用较大的片上面积。而本发明中的第一线圈部10和第三线圈部30的重叠，不但提高了电磁耦合，甚至还可节省变压器的片上面积。
如图1～2所示，第一线圈部10和第二线圈部20均形成长方形的环路，图1中第三线圈部匝数为一匝，因此也形成长方形的环路，图2中第三线圈部30的匝数大于一匝，因此形成整体外形为长方形的多个环路。具体的，在所述的变压器中，所述第一线圈部10和所述第二线圈部20通过第一通孔导体51和第二通孔导体52相连，使所述第一线圈部10和所述第二线圈部20并联形成初级线圈的信号线路，第一承载层1和第二承载层2均为绝缘材料，其底面没有线圈部，因此底面绝缘。因此，第一通孔导体51和第二通孔导体52分别在第一承载层上具有两个通孔，这两个通孔位于第一线圈部上，以使第一通孔导体51和第二通孔导体52与第一线圈部10连通，同理，第一通孔导体51和第二通孔导体52分别在第二承载层2上具有两个通孔，这两个通孔位于第二线圈部20上，以使第一通孔导体51和第二通孔导体52与第二线圈部20连通，最终使第一线圈部10和第二线圈部20连通，形成并联结构。
所述第三线圈部30形成次级线圈的信号线路；在所述的变压器中，所述第二线圈部20位于所述第三线圈部30的内侧。所述第一线圈部10和所述第二线圈部20通过第一通孔导体51和第二通孔导体52相连，其中第二线圈部20位于第三线圈部30的内侧，不占用额外片上面积，使初级线圈的信号线路具有两路并联结构，增加了该线路的宽度，减小阻抗，进一步减少由阻抗引起的误差和衰减。
对于集成在硅衬底上的变压器，较低品质因数和较大的插入损耗是一个瓶颈，这会限制射频cmos集成设计中的性能提升，尤其是平衡混频器、功率放大器的高频性能，为了达到更高的品质因数和更低的插入损耗，现有技术主要采用了与芯片分离的变压器，虽然满足了插入损耗和品质因数的性能，但导致芯片成本和封装复杂性的提高。本发明通过减小阻抗，和部分重叠克服了品质因数和插入损耗的瓶颈。如图3～6所示，由本发明变压器的试验波形图可知，初级和次级线圈的信号线路的峰值品质因数分别约为19和22，插入损耗约为0.7db，在80ghz的频率基础上，不平衡性大大改善，不平衡幅度约为0.9db，不平衡相位约为0.6°。
进一步的，所述第一线圈部10平铺在所述第一承载层1上，形成一环路，所述环路的外围轮廓为矩形，所述第一线圈部10包括第一侧边，第一侧边上具有第一开口11，所述变压器具有第一端口61和第二端口62，所述第一端口61和所述第二端口62分别位于所述第一开口11的两端，所述第一线圈部10的匝数为1匝，所述第一线圈部10的线宽范围为1微米～200微米之间；所述第二线圈部20平铺在所述第二承载层2上，形成一环路，所述环路的外围轮廓为矩形，所述第二线圈部20包括第二侧边，所述第二侧边上具有第二开口21，所述第二侧边在所述第一承载层上的投影与所述第一侧边的平行，所述第二侧边在所述第一承载层上的投影到所述第一线圈部中心点的距离小于所述第一侧边到所述第一线圈部中心点的距离，且所述第二开口21的两端分别通过第一通孔导体51和第二通孔导体52与所述第一端口61和所述第二端口62相连，使第一线圈部10和第二线圈部20形成并联电路；所述第二线圈部20的匝数为1匝，所述第二线圈部20的线宽范围为1微米～100微米之间。
更进一步的，所述第三线圈部30平铺在所述第二承载层2上，形成一环路，所述环路的外围轮廓为矩形，所述第三线圈部30包括第三侧边，所述第三侧边上具有第三开口31，所述第三侧边与所述第二侧边平行且两者的距离大于所述第三侧边到所述第二线圈部中心点的距离，即所述第三开口31远离所述第一开口11，两者的位置位于两个相反的侧边且正相对，所述变压器还具有位于所述第三开口31的两端的第三端口63和第四端口64，所述第三线圈部30的线宽范围为1微米～200微米之间；所述变压器还包括输入端部、第一输出端部、第二输出端部，其中：所述输入端部为所述第一线圈部10的第一端口61；所述第一输出端部为所述第一线圈部10的第二端口62；所述第二输出端部为所述第三线圈部30的第三端口63；所述第三线圈部30的第四端口64接地，其中，不平衡信号通过输入端部进入变压器，第一输出端部和第二输出端部输出平衡的差分信号。所述第二开口21和所述第一开口11的位置位于同一侧且正相对，所述第三开口31和所述第一开口11的位置位于相反侧且正相对，进一步增加了整个变压器结构的对称性。
具体的，当所述第三线圈部20的匝数为1匝时，所述第三端口63和所述第四端口64分别为所述第三开口31的两端；当所述第三线圈部30的匝数为2匝时，所述变压器还包括第四线圈部40，其中：所述第四线圈部40位于所述第一承载层1上，所述第四线圈部40位于所述第一线圈部10的外侧；所述第三开口31的两端通过第三通孔导体53和第四通孔导体54与所述第四线圈部40相连，第四线圈部形成跳线，第三线圈部连接第四线圈部后再次延伸直至第一侧边投影处，所述第三端口和所述第四端口分别位于所述第三线圈部的两个末端，所述第四线圈部40与所述第一线圈部10的距离范围为1微米～20微米之间；所述第三线圈部30的匝数可灵活设计，匝数比范围可覆盖1:1、1:2和2:3，使用范围较广。
另外，为了实现片上的变压器所占面积更小，现有技术也会使用完全的叠栅和重叠结构，这将降低品质因数和谐振频率，而在本发明中，与第二侧边相对的相反侧边与所述第一线圈部10重叠，使第三侧边不能与第一线圈部10的侧边重叠，而是在竖直方向上看，位于第一线圈部10的侧边的外侧，在提高耦合程度的同时也兼顾了品质因数和谐振频率的因素。所述第二线圈部形成一外部轮廓为四边形、八边形或圆形的环路，所述四边形或八边形环路的内侧边的对角线的长度范围为20微米～400微米之间，以及所述圆形环路的内直径的长度范围为20微米～400微米之间。本发明中变压器的结构总面积约3000平方微米，对比现有的变压器，可以节省至少50％的片上面积。
综上，上述实施例对变压器的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。