一种带浮空区的低导通电阻碳化硅超结MOSFET器件与制备方法与流程

本发明属于微电子和电力电子的碳化硅功率器件领域，特别涉及一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法。

背景技术：

宽禁带半导体碳化硅因其禁带宽度大、高热导率、高击穿场强、高电子饱和速度以及强抗辐射性，使得碳化硅功率半导体器件能够应用于高温、高压、高频以及强辐射的工作环境下。在功率电子领域，功率mosfet凭借其驱动电路简单、开关时间短等优点被广泛应用。

功率mosfet器件中，横向功率mosfet因存在寄生jfet区域，使得器件导通电阻较大，而在垂直结构的功率槽栅mosfet器件中，其结构的设计消除了jfet区域，大大降低了器件的导通电阻。因此在考虑功率损耗等方面的要求时，垂直功率槽栅mosfet器件有更大的优势。

但是在槽栅mosfet中，栅氧直接暴露于漂移区中，其栅氧拐角处电场集中。sic的介电常数是sio2介电常数的2.5倍，在关断状态，根据高斯定理，sio2层所承受的耐压应该是漂移区sic的2.5倍，这使得栅氧拐角处在没有达到sic临界击穿电场时栅氧已经被提前击穿，器件可靠性下降。

为解决栅氧提前击穿的情况，一种带p+型栅氧保护区的碳化硅超结mosfet已经被提出，该结构利用p+栅氧保护区对栅氧进行保护，使得高电场由p+栅氧保护区与n型漂移区形成的p-n结承担，降低了栅氧电场。但是随着p+栅氧保护区的引入，其在漂移区中形成的耗尽区严重影响电子的向下传输，使得器件导通电阻变大。

技术实现要素：

为了克服上述现有技术的缺点，本发明的目的在于提供一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法，带有浮空区，同时第二导电类型栅氧保护区下移，克服了带第二导电类型栅氧保护区的碳化硅超结mosfet结构导通电阻较大的缺陷，同时设计的第二导电类型浮空区引入新电场峰，增加了器件的击穿电压。

为了实现上述目的，本发明采用的技术方案是：

一种带浮空区的低导通电阻碳化硅超结mosfet器件，包括：

第一导电类型多晶硅栅极；

包裹第一导电类型多晶硅栅极的槽栅介质；

设置在槽栅介质两侧的对称结构的源极；

设置在源极底部的第一导电类型源接触区、第二导电类型基区和重掺杂第二导电类型基区；

自上而下依次设置在槽栅介质下方的第一导电类型漂移区、第一导电类型衬底以及漏极；

其特征在于，

所述第一导电类型多晶硅栅极下方设置有第二导电类型多晶硅栅极；所述槽栅介质包裹第二导电类型多晶硅栅极；

所述第一导电类型漂移区设置有第二导电类型栅氧保护区，所述第二导电类型栅氧保护区两侧设有第二导电类型浮空区；

所述第一导电类型漂移区设置有第二导电类型柱状区。

所述第一导电类型源接触区与源极的下部、第二导电类型基区的上部以及重掺杂第二导电类型基区的侧面接触，所述重掺杂第二导电类型基区与源极的下部、第一导电类型源接触区的侧面以及第二导电类型基区的侧面接触；重掺杂第二导电类型基区的厚度等于第一导电类型源接触区和第二导电类型基区的厚度之和；所述槽栅介质包裹第二导电类型多晶硅栅极的底部和侧面。

所述第二导电类型柱状区与第一导电类型漂移区共底面，厚度低于第一导电类型漂移区；所述第二导电类型栅氧保护区和第二导电类型浮空区位于第二导电类型柱状区的上方。

所述第二导电类型柱状区呈空心柱状，与第二导电类型栅氧保护区、第二导电类型浮空区、第一导电类型漂移区同轴设置。

所述第二导电类型浮空区与第二导电类型栅氧保护区深度相同，为0.3μm-2.5μm，所述第二导电类型浮空区与第二导电类型栅氧保护区深度相同，为0.3μm-2.5μm；所述第二导电类型浮空区与第二导电类型栅氧保护区掺杂浓度相同，为5×10¹⁷cm^-3-1×10¹⁹cm^-3。

深度，是指与槽栅介质的竖直间距。

所述槽栅介质为sio2，经热氧化工艺形成，第一导电类型多晶硅栅极和第二导电类型多晶硅栅极通过淀积充满整个沟槽结构。

所述第一导电类型衬底是厚度为100μm-500μm，掺杂浓度为1×10¹⁹cm^-3-1×10²⁰cm^-3碳化硅衬底片；所述第一导电类型漂移区厚度为10μm-30μm，掺杂浓度为1×10¹⁴cm^-3-1×10¹⁶cm^-3；所述第二导电类型柱状区厚度为5μm-20μm，掺杂浓度为1×10¹⁴cm^-3-1×10¹⁶cm^-3；所述第二导电类型基区厚度为0.5μm-1μm，掺杂浓度为1×10¹⁷cm^-3-3×10¹⁷cm^-3；所述重掺杂第二导电类型基区厚度为0.7μm-1.2μm，掺杂浓度为1×10¹⁹cm^-3-1×10²⁰cm^-3；所述第一导电类型源接触区厚度为0.2μm，掺杂浓度为1×10¹⁹cm^-3-1×10²⁰cm^-3。

所述第一导电类型多晶硅栅极经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×10¹⁵cm^-3-1×10¹⁷cm^-3；所述第二导电类型多晶硅栅极经淀积形成，至于第一导电类型多晶硅栅极下方，厚度为0.1μm-0.5μm，掺杂浓度为1×10¹⁹cm^-3-3×10¹⁹cm^-3。

对于n型沟槽功率mos器件，所述第一导电类型指n型，第二导电类型为p型；而对于p型沟槽功率mos器件，所述第一导电类型指p型，第二导电类型为n型。

本发明还提供了所述带浮空区的低导通电阻的超结碳化硅mosfet器件结构的制备方法，包括以下步骤：

1)通过离子注入第二导电类型杂质，在第一导电类型碳化硅漂移层形成第二导电类型碳化硅区；

2)在第一导电类型碳化硅漂移层外延生成第一导电类型碳化硅外延，掺杂浓度与漂移区一致；

3)通过掩膜，在所述第一导电类型碳化硅区离子注入第二导电类型杂质形成第二导电类型碳化硅区；

4)在第一导电类型碳化硅漂移层外延第二导电类型碳化硅基区；

5)所述第二导电类型碳化硅外延层分别注入第一导电类型及第二导电类型杂质，形成第二导电类型碳化硅区与第一导电类型碳化硅区，第一导电类型区深度小于第二导电类型外延层；

6)通过掩膜在所述第一导电类型碳化硅区刻蚀出深度大于外延层的窗口；

7)所述窗口内表面热氧化形成栅介质层；

8)所述窗口内淀积形成多晶硅；

9)制备电极。

与现有技术相比，本发明的有益效果是：

将第二导电类型栅氧保护区下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压。

附图说明

图1为一个传统的碳化硅功率超结mosfet结构。

图2为本发明一种带浮空区的低导通电阻的碳化硅超结mosfet器件结构示意图。

图3为本发明一种带浮空区的低导通电阻的碳化硅超结mosfet器件制备流程示意图。

具体实施方式

下面结合附图和实施例详细说明本发明的实施方式。

传统的碳化硅功率mosfet结构如图1所示，包括：

第一导电类型多晶硅栅极5；

包裹第一导电类型多晶硅栅极5的槽栅介质7；

设置在槽栅介质7两侧的对称结构的源极1；

设置在源极1底部的第一导电类型源接触区2、第二导电类型基区3和重掺杂第二导电类型基区4；第一导电类型源接触区2与源极1的下部、第二导电类型基区3的上部以及重掺杂第二导电类型基区4的侧面接触，重掺杂第二导电类型基区4与源极1的下部、第一导电类型源接触区2的侧面以及第二导电类型基区3的侧面接触；重掺杂第二导电类型基区4的厚度等于第一导电类型源接触区2和第二导电类型基区3的厚度之和；

自上而下依次设置在槽栅介质7下方的第一导电类型漂移区10、第一导电类型衬底12以及漏极13。

参照图2，本发明改进在于：

在第一导电类型多晶硅栅极5下方设置有第二导电类型多晶硅栅极6；槽栅介质7包裹第二导电类型多晶硅栅极6；槽栅介质7包裹第二导电类型多晶硅栅极6的底部和侧面。槽栅介质7为sio2，经热氧化工艺形成，第一导电类型多晶硅栅极5和第二导电类型多晶硅栅极6通过淀积充满整个沟槽结构。

在第一导电类型漂移区10设置有第二导电类型栅氧保护区9，第二导电类型栅氧保护区9两侧设有第二导电类型浮空区8；第一导电类型漂移区10设置有第二导电类型柱状区11。第二导电类型柱状区11与第一导电类型漂移区10共底面，厚度低于第一导电类型漂移区10；第二导电类型栅氧保护区9和第二导电类型浮空区8位于第二导电类型柱状区11的上方。第二导电类型柱状区11呈空心柱状，与第二导电类型栅氧保护区9、第二导电类型浮空区8、第一导电类型漂移区10同轴设置。

本发明的参数要求如下：

1、第一导电类型源接触区2厚度为0.2μm，掺杂浓度为1×10¹⁹cm^-3-1×10²⁰cm^-3。

2、第二导电类型基区3厚度为0.5μm-1μm，掺杂浓度为1×10¹⁷cm^-3-3×10¹⁷cm^-3。

3、重掺杂第二导电类型基区4厚度为0.7μm-1.2μm，掺杂浓度为1×10¹⁹cm^-3-1×10²⁰cm^-3。

4、第一导电类型多晶硅栅极5经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×10¹⁵cm^-3-1×10¹⁷cm^-3。

5、第二导电类型多晶硅栅极6经淀积形成，至于第一导电类型多晶硅栅极下方，厚度为0.1μm-0.5μm，掺杂浓度为1×10¹⁹cm^-3-3×10¹⁹cm^-3。

6、第一导电类型漂移区10厚度为10μm-30μm，掺杂浓度为1×10¹⁴cm^-3-1×10¹⁶cm^-3。

7、第二导电类型柱状区11厚度为5μm-20μm，掺杂浓度为1×10¹⁴cm^-3-1×10¹⁶cm^-3。

8、第一导电类型衬底12是厚度为100μm-500μm，掺杂浓度为1×10¹⁹cm^-3-1×10²⁰cm^-3碳化硅衬底片。

9、第二导电类型浮空区8与第二导电类型栅氧保护区9深度相同，为0.3μm-2.5μm，第二导电类型浮空区8与第二导电类型栅氧保护区9厚度相同，为0.1μm-0.5μm所述第二导电类型浮空区8与第二导电类型栅氧保护区9掺杂浓度相同，为5×10¹⁷cm^-3-1×10¹⁹cm^-3。

根据以上结构，由于将第二导电类型栅氧保护区9下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区8在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压。

因第二导电类型柱状区11与第一导电类型漂移区10在横向形成pn结，使得电场在横向有所增大，整个器件电场分布更加均匀，相较于传统结构，击穿电压得到改善。

本发明的制备方法如图3所示，包括如下步骤：

1)通过离子注入第二导电类型杂质，在第一导电类型碳化硅漂移层即第一导电类型漂移区10形成第二导电类型碳化硅区，即第二导电类型柱状区11；

2)在第一导电类型碳化硅漂移层外延生成第一导电类型碳化硅外延，掺杂浓度与漂移区一致；

3)通过掩膜，在第一导电类型漂移区10离子注入第二导电类型杂质形成第二导电类型碳化硅区，即第二导电类型栅氧保护区9和第二导电类型浮空区8；

4)在第一导电类型碳化硅漂移层外延第二导电类型碳化硅基区，即第二导电类型基区3；

5)所述第二导电类型碳化硅外延基区分别注入第一导电类型及第二导电类型杂质，形成第二导电类型碳化硅区与第一导电类型碳化硅区，即重掺杂第二导电类型基区4和第一导电类型源接触区2，第一导电类型区深度小于第二导电类型外延层；

6)通过掩膜在所述第一导电类型碳化硅区刻蚀出深度大于外延层的窗口；

7)所述窗口内表面热氧化形成栅介质层，即槽栅介质7；

8)所述窗口内淀积形成第二导电类型多晶硅及第一导电类型多晶硅，即第二导电类型多晶硅栅极6和第一导电类型多晶硅栅极5；

9)制备电极。