本发明涉及半导体器件技术领域，具体涉及一种具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构。
背景技术：
sic作为近十几年来迅速发展的宽禁带半导体材料，与其它半导体材料，比如si，gan及gaas相比，sic材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。sic可以热氧化生成二氧化硅，使得sicmosfet及sbd等功率器件和电路的实现成为可能。自20世纪90年代以来，sicmosfet和sbd等功率器件已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用
sic垂直功率mosfet器件主要有双扩散平面栅dmosfet以及垂直栅槽结构的umosfet。平面栅dmosfet结构如图1所示，其包括漏极1、源极2、栅极3、衬底4、漂移层5、p-well区6、p+区7以及n+区8；平面栅dmosfet结构采用了平面扩散技术，采用难熔材料，如多晶硅栅作掩膜，用多晶硅栅的边缘定义p基区和n+源区。dmos的名称就源于这种双扩散工艺。利用p型基区和n+源区的侧面扩散差异来形成表面沟道区域。对于高耐压碳化硅mosfet，基于现有的碳化硅栅介质工艺条件限制，平面栅结构umosfet往往具有更好的栅可靠性和良率。
然而，sicdmosfet在实际设计和制作中仍然存在几个问题：1)sic外延层漂移区的高电场导致栅氧化层上的电场很高，从而在高漏极电压下造成栅氧化层迅速击穿；对于恶劣环境的静电效应以及电路中的高压尖峰耐受能力差；2)jfet区宽度的增加可以降低导通电阻，但是同时也会导致击穿电压的下降。如果jfet区宽度过度增加，相邻p-well的间距增大，对jfet区的电场屏蔽作用就会减小，导致栅氧的电场集中，就会造成击穿电压的下降。3)在高耐压的sicmosfet制作时，特别是3300v以上耐压器件，需要的外延层厚度较大，高质量的外延层导致高的器件制作成本。
技术实现要素：
针对现有技术中存在的问题，本发明的目的在于提供一种具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构，该元胞结构的p-well区底下分布着一层或多层掩埋悬浮p+区均匀离散结构(单个元胞内掩埋悬浮结一个或多个)，能增强器件的耐压能力，同时对栅极起到屏蔽保护作用。另一方面，也使得元胞的jfet区域设计更加灵活。
为实现上述目的，本发明采用以下技术方案：
一种具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构，所述元胞结构包括漏极、源极、栅极、衬底、漂移层、p-well区、p+区以及n+区；其特征在于，所述p-well区下方的所述n-漂移层内分布着一层或多层由多个掩埋悬浮p+区构造的均匀分布的离散结构。
进一步，所述离散结构与所述p-well区的垂直距离为0-10um。
进一步，所述掩埋悬浮p+区的截面呈方形、圆形、六边形或环形。
本发明具有以下有益技术效果：
本技术：
通过在碳化硅平面栅mosfet器件元胞的p-well区底下分布一层或多层由多个掩埋悬浮p+区构成的均匀离散结构(单个元胞内掩埋悬浮结一个或多个)，能增强器件的耐压能力，同时对栅极起到屏蔽保护作用；另一方面，也使得元胞的jfet区域设计更加灵活。
本申请利用掩埋悬浮p+区均匀离散结构故意构造的耐压区域，在反向电压下可以自动扩展两侧的耗尽区构成分压buffer结构从而提高耐压；同时在浪涌电压过大时，两侧耗尽区域继续扩展而相互重叠，起到封锁效应，保护内部的栅极区域的栅氧化层，起到一定的尖峰电压过压保护作用。
虽然在引入掩埋悬浮p+区均匀离散结构后会增加一定的导通电阻，却具有了增强器件的耐压能力和对栅极起到屏蔽保护，也能一定程度上降低对3300v以上器件对高质量外延层厚度的要求。
附图说明
图1为现有技术中横向dmosfet元胞结构示意图；
图2为本发明的具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构示意图；
图3为本发明的通过二次外延构造掩埋悬浮p+区均匀离散结构的工艺方法示意图；
图4为本发明的掩埋悬浮p+区不同掩埋结构的注入掩膜版图示意图。
具体实施方式
下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
如图2所示，本发明提供一种具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构，所述元胞结构包括漏极1、源极2、栅极3、衬底4、漂移层5(n-漂移层)、p-well区6、p+区7以及n+区8；p-well区6下方的漂移层5内分布着一层或多层由多个掩埋悬浮p+区9构造的均匀分布的离散结构。该离散结构与p-well区6的垂直距离为0-10um。掩埋悬浮p+区9的截面呈方形、圆形、六边形或环形。
如图3所示，本申请的掩埋悬浮p+区9构成的均匀离散结构可以是碳化硅n型外延片p+离子10注入后二次外延n-漂移层形成，注入前先设置注入掩膜11；也可以是碳化硅n型外延片直接高能量注入形成的掩埋p+结。
如图4所示，从上至下依次是p+区方形注入掩膜版、p+区圆形注入掩膜版、p+区六边形注入掩膜版以及p+区环形注入掩膜版。
本申请通过在碳化硅平面栅mosfet器件元胞的p-well区底下分布一层或多层掩埋悬浮p+区均匀离散结构，能增强器件的耐压能力，同时对栅极起到屏蔽保护作用；另一方面，也使得元胞的jfet区域设计更加灵活。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。