基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件的制作方法

本发明属于gan宽禁带半导体技术领域，特别涉及一种叠栅algan/gan高电子迁移率mos器件，可用于无线通讯和雷达设备的高频大功率电路。

背景技术：

无线通信技术的发展对微波功率器件提出了更高的要求。相比于其他材料，gan的禁带宽度大，电子饱和速度高，热传导性好，非常适合应用于高温、高频和大功率环境下。

algan/gan高电子迁移率器件hemt在高频大功率的应用领域已经取得了很大的发展，但是hemt器件存在的栅极泄漏电流和电流崩塌现象严重影响了器件性能，限制了其的应用范围。引入mos结构，一方面可以显著降低hemt器件的栅极泄漏电流，提高器件饱和漏电流；另一方面在algan上生长一层高质量的栅介质可以起到钝化作用，从而降低了电流崩塌效应。

随着器件特征尺寸不断缩小，栅氧化层厚度按比例缩小，引起量子隧穿效应。选取高k材料作为栅介质成为目前mos-hemt发展的趋势，高k材料拥有较高的介电常数使得其与sio2拥有同样栅电容时，其厚度远高于sio2，降低了隧穿效应发生几率。在与sio2厚度相同的情况下，高k材料使栅电容增大很多，增强了器件的栅控能力。高k材料作为栅介质直接与algan势垒层相接触，由于其禁代宽度往往比较小而存在较小的导带不连续性，导致栅极泄漏电流依然存在。另外高k材料与algan势垒层的界面问题以及表面钝化特性也是限制其应用的主要原因。对mos-hemt器件栅介质的基本要求是，高的介电常数，大的禁带宽度，大的导带偏移量，高质量的界面和低的界面态密度。由于高k材料作为栅介质直接与algan势垒层相接触，存在着导带偏移量低，界面质量低和界面态密度高等问题，使得不能直接将高k材料作为algan/gan的mos-hemt器件的栅介质。因此需要对高k介质材料与algan势垒层的界面质量进行改进，以增加导带偏移量，降低界面态密度，从而改善器件性能。

技术实现要素：

本发明的目的在于克服上述已有技术的不足，提出一种高k叠栅algan/gan高电子迁移率mos器件，以降低常规hemt器件的栅极泄漏电流，增强器件的栅控能力，增加栅介质材料与algan势垒层的导带偏移量，提高栅介质材料与algan势垒层的界面质量。

本发明的技术方案是这样实现的：

1.基于高k材料的叠栅algan/gan高电子迁移率mos器件，自下而上包括：衬底、aln成核层、gan缓冲层、algan势垒层、栅介质层，源级和漏级分别位于algan势垒层的两端，栅极位于栅介质层的上部，其特征在于：

栅介质层包括：al2o3过渡层和介电常数大于al2o3介电常数的高k介质层,该高k介质层位于al2o3过渡层的上部，用于提高栅控能力。

2.一种基于高k材料的叠栅algan/gan高电子迁移率mos器件的制作方法，包括如下步骤：

1)选用衬底并进行标准rca清洗；

2)在清洗后的衬底上使用金属有机化合物气相淀积mocvd技术外延厚度为0.5μm-1μm的aln成核层；

3)使用金属有机化合物气相淀积mocvd技术在aln成核层上淀积厚度为2μm-3μm的gan缓冲层；

4)使用金属有机化合物气相淀积mocvd技术在gan缓冲层上淀积厚度为20nm-30nm的algan势垒层形成algan/gan异质结衬底；

5)使用原子层淀积ald技术在algan/gan异质结衬底上淀积厚度为2nm的al2o3过渡层；

6)使用原子层淀积ald技术在al2o3过渡层上淀积厚度为3nm-5nm的高k介质层，形成叠栅介质层；

7)将形成叠栅介质层的algan/gan异质结衬底置于温度为750-850℃的氮气环境中，退火50-70s；

8)在叠栅介质层上，采用金属热蒸发技术淀积栅电极；

9)将完成栅电极淀积的algan/gan异质结衬底置于温度为550-650℃的氮气环境中，退火25-35s；

10)通过光刻与刻蚀工艺，在完成快速退火的algan/gan异质结衬底上，制作出源区和漏区；

11)采用金属热蒸发技术在algan/gan高电子迁移率器件的源区和漏区上制作出漏级和源级，完成器件制作。

本发明具有如下优点：

1.本发明采用叠栅mos结构，相比较于传统hemt器件，使得器件的沟道电子难以越过氧化层势垒形成泄漏电流，有效的减小了栅极泄漏电流，提高了器件的工作电压，扩大了器件的应用范围，改善了器件的功率特性。

2.本发明采用介电常数大于al2o3的高k材料作为栅介质的主体部分，对于mos-hemt器件而言，可以提高其栅介质材料的介电常数，增强栅电容对沟道电子的控制力。

3.本发明采用al2o3作为高k介质材料与algan势垒层之间的界面过渡层，由于al2o3与algan势垒层的导带偏移量为2.1ev，且与algan势垒层具有很好的界面质量，因此可以增加栅介质材料与algan势垒层的导带偏移量，提高栅介质材料与algan势垒层的界面质量，提高了器件的可靠性。

仿真结果表明，本发明器件的栅控能力明显增强，栅极泄漏电流远远小于传统hemt器件。

以下结合附图和实施例进一步说明本发明的技术内容和效果。

附图说明

图1是传统algan/ganhemt器件结构图；

图2是本发明基于高k材料的叠栅algan/gan高电子迁移率mos器件的结构图；

图3是本发明制作基于高k材料的叠栅algan/gan高电子迁移率mos器件的流程图；

图4是对传统hemt器件及本发明器件仿真所得的栅泄漏电流曲线图；

图5是对传统mos-hemt器件及本发明器件仿真所得的转移曲线图；

图6是对传统mos-hemt器件及本发明器件仿真所得的跨导曲线图。

具体实施措施

参考图2，本发明基于高k材料的叠栅algan/gan高电子迁移率mos器件包括，衬底1、aln成核层2、gan缓冲层3、algan势垒层4、栅介质层5、栅极6、源级7和漏级8，其中衬底1、aln成核层2、gan缓冲层3、algan势垒层4和栅介质层5，其按自下而上的顺序排列，栅极6位于栅介质层5的上部，源级7和漏级8分别位于algan势垒层4的两端。

所述衬底1，可采用蓝宝石或碳化硅或其他外延衬底材料；

所述aln成核层2，其厚度为0.5μm-1μm，

所述gan缓冲层3，其厚度为2μm-3μm，

所述algan势垒层4，其厚度为20nm-30nm，

所述栅介质层5，其包括al2o3过渡层501和介电常数大于al2o3的高k介质层502，且高k介质层502位于al2o3过渡层501的上部。该al2o3过渡层501的厚度为2nm-3nm；该高k介质层采用hfo2或la2o3或tio2或ta2o5或者其他介电常数大于al2o3的绝缘介质，其厚度为3nm-5nm。

所述栅电极6采用ni/au/ni多层金属，源级7和漏级8采用ti/al/ni/au多层金属。

参照图3，本发明制备基于高k材料的叠栅algan/gan高电子迁移率mos器件的方法，给出以下三种实施例。

实施例1，制作由厚度为2nmal2o3过渡层和厚度为3nm的hfo2高k介质层构成栅介质层的algan/gan高电子迁移率mos器件。

步骤1，选用衬底并进行标准rca清洗，如图3(a)。

1a)选用碳化硅衬底；

1b)将碳化硅衬底放在比例为1:1:5的盐酸、双氧水、去离子水的混合溶液中清洗，去除碳化硅衬底上的活泼金属、金属氧化物和氢氧化物等杂质；

1c)将清洗后的碳化硅衬底在氢氟酸溶液内浸泡30秒，去除碳化硅衬底上的自然氧化物，去离子水冲洗，氮气吹干。

步骤2，在碳化硅衬底上淀积aln成核层，如图3(b)。

采用三甲基铝与高纯氨气分别作为铝源与氮源，在温度为1100℃，压力为60托的条件下，使用金属有机化学气相淀积mocvd方法，在碳化硅衬底上淀积厚度为1μm的aln成核层。

步骤3，在aln成核层上淀积gan缓冲层，如图3(c)。

采用三乙基镓与高纯氨气分别作为镓源与氮源，在温度为1050℃，压力为60托的条件下，使用金属有机化学气相淀积mocvd方法，在aln成核层上淀积厚度为3μm的gan缓冲层。

步骤4，在gan缓冲层上淀积algan势垒层，形成algan/gan异质结衬底，如图3(d)。

采用三乙基镓、三甲基铝和高纯氨气分别作为镓源、铝源和氮源，在温度为1060℃，压力为60托的条件下，使用金属有机化学气相淀积mocvd方法，在gan缓冲层上淀积厚度为30nm的algan势垒层。

步骤5，在algan/gan异质结衬底上淀积al2o3过渡层，如图3(e)。

将清洗后的algan/gan异质结衬底放入原子层淀积设备反应腔，采用原子层淀积ald方法淀积厚度为2nm的al2o3过渡层，淀积的工艺条件是：腔体压力为15hpa，温度为300℃，铝源和氧源分别为三甲基铝和去离子水，氮气流量为150sccm。

步骤6，在al2o3过渡层上淀积hfo2高k介质层，如图3(f)。

采用原子层淀积ald方法在完成al2o3过渡层淀积的algan/gan异质结衬底上淀积3nm厚的hfo2高k介质，形成栅介质层。

淀积的工艺条件是：腔体压力为15hpa，温度为300℃，铪源和氧源分别为四乙基甲基胺基铪和去离子水，铪源温度为95℃，氮气流量为150sccm。

步骤7，将完成栅介质层淀积的algan/gan异质结衬底置于温度为800℃的氮气环境中，退火60s。

步骤8，在栅介质层上淀积栅电极，如图3(g)。

在栅介质层上，采用金属热蒸发法，淀积ni/au/ni多层金属，其厚度分别为：ni为au为ni为

步骤9，将完成栅电极淀积的algan/gan异质结衬底置于温度为500℃的氮气环境中，退火30s。

步骤10，通过光刻与刻蚀工艺，在完成栅电极淀积的algan/gan异质结衬底上制作algan/gan高电子迁移率mos器件的源区和漏区。

步骤11，采用金属热蒸发法在algan/gan异质结衬底的源区和漏区上制作源级和漏级，完成器件制作，如图3(h)。

实施例2，制作由厚度为2nmal2o3过渡层和厚度为5nm的la2o3高k介质层构成栅介质层的algan/gan高电子迁移率mos器件。

步骤一，选用衬底并进行标准rca清洗，如图3(a)。

选用蓝宝石衬底，其清洗过程与实施例1中步骤1的清洗过程相同。

步骤二，在蓝宝石衬底上淀积aln成核层，如图3(b)。

采用三甲基铝与高纯氨气分别作为铝源与氮源，在温度为1050℃，压力为40托的条件下，使用金属有机化学气相淀积mocvd方法，在蓝宝石衬底上淀积厚度为0.5μm的aln成核层。

步骤三，在aln成核层上淀积gan缓冲层，如图3(c)。

采用三乙基镓与高纯氨气分别作为镓源与氮源，在温度为1000℃，压力为40托的条件下，使用金属有机化学气相淀积mocvd方法，在aln成核层上淀积厚度为2μm的gan缓冲层。

步骤四，在gan缓冲层上淀积algan势垒层，形成algan/gan异质结衬底，如图3(d)。

采用三乙基镓，三甲基铝和高纯氨气分别作为镓源，铝源和氮源，在温度为1000℃，压力为40托的条件下，使用金属有机化学气相淀积mocvd方法，在gan缓冲层上淀积厚度为20nm的algan势垒层。

步骤五，在algan/gan异质结衬底上淀积al2o3过渡层，如图3(e)。

本步骤的具体实施与实施例1中的步骤5相同。

步骤六，在al2o3过渡层上淀积la2o3高k介质层，如图3(f)。

采用原子层淀积ald方法在完成al2o3过渡层淀积的algan/gan异质结衬底上淀积5nm厚的la2o3高k介质，形成栅介质层。

本步骤的淀积的工艺条件与实施例1中步骤6的淀积工艺条件相同。

步骤七，将完成栅介质层淀积的algan/gan异质结衬底置于温度为800℃的氮气环境中，退火60s。

步骤八，在栅介质层上淀积栅电极，如图3(g)。

本步骤的具体实施与实施例1中步骤8相同。

步骤九，将完成栅电极淀积的algan/gan异质结衬底置于温度为500℃的氮气环境中，退火30s。

步骤十，通过光刻与刻蚀工艺，在完成栅电极淀积的algan/gan异质结衬底上制作algan/gan高电子迁移率mos器件的源区和漏区，并采用金属热蒸发法在algan/gan异质结衬底的源区和漏区上制作源级和漏级，完成器件制作，如图3(h)。

实施例3，制作由厚度为2nmal2o3过渡层和厚度为3nm的la2o3高k介质层构成栅介质层的algan/gan高电子迁移率mos器件。

步骤a，选用衬底并进行标准rca清洗，如图3(a)。

本步骤的具体实施与实施例1中的步骤1相同。

步骤b，在蓝宝石衬底上淀积aln成核层，如图3(b)。

采用三甲基铝与高纯氨气分别作为铝源与氮源，在温度为1080℃，压力为50托的条件下，使用金属有机化学气相淀积mocvd方法，在碳化硅衬底上淀积厚度为0.8μm的aln成核层。

步骤c，在aln成核层上淀积gan缓冲层，如图3(c)。

采用三乙基镓与高纯氨气分别作为镓源与氮源，在温度为1020℃，压力为50托的条件下，使用金属有机化学气相淀积mocvd方法，在aln成核层上淀积厚度为2.5μm的gan缓冲层。

步骤d，在gan缓冲层上淀积algan势垒层，形成algan/gan异质结衬底，如图3(d)。

采用三乙基镓、三甲基铝和高纯氨气分别作为镓源、铝源和氮源，在温度为1040℃，压力为50托的条件下，使用金属有机化学气相淀积mocvd方法，在gan缓冲层上淀积厚度为25nm的algan势垒层。

步骤e，在algan/gan异质结衬底上淀积al2o3过渡层，如图3(e)。

本步骤的具体实施与实施例1中的步骤5相同。

步骤f，在al2o3过渡层上淀积la2o3高k介质层，如图3(f)。

采用原子层淀积ald方法在完成al2o3过渡层淀积的algan/gan异质结衬底上淀积3nm厚的la2o3高k介质，形成栅介质层。

本步骤的淀积的工艺条件与实施例1中步骤6的淀积工艺条件相同。

步骤g，将完成栅介质层淀积的algan/gan异质结衬底置于温度为800℃的氮气环境中，退火60s。

步骤h，在栅介质层上淀积栅电极，如图3(g)。

本步骤的具体实施与实施例1中步骤1相同。

步骤i，将完成栅电极淀积的algan/gan异质结衬底置于温度为500℃的氮气环境中，退火30s。

步骤j，通过光刻与刻蚀工艺，在完成栅电极淀积的algan/gan异质结衬底上制作algan/gan高电子迁移率mos器件的源区和漏区，并采用金属热蒸发法在algan/gan异质结衬底的源区和漏区上制作源级和漏级，完成器件制作，如图3(h)。

本发明的效果可以通过以下仿真进一步说明。

仿真1，设漏级电压为6v，栅极电压从-4v增加到6v，用传统hemt器件和本发明器件仿真在不同栅压下的栅极泄漏电流，结果是图4。

图4可见，相比于传统hemt器件，本发明器件的栅极泄漏电流基本为0a/mm，有效的减小了栅极泄漏电流。

仿真2，设栅介质层厚度相同，漏级电压为5v，栅极电压从-10v到6v，用栅介质为sio2的mos-hemt器件和本发明器件仿真在不同栅压下的转移特性，结果是图5。

图5可见，相比于栅介质为sio2的mos-hemt器件，本发明器件的阈值电压明显增大，大约从-5.84v增大到-3.64v，本发明器件栅电容对沟道电子的控制能力更强。

仿真3，设栅介质层厚度相同，漏级电压为5v，栅极电压从-10v到6v，用栅介质为sio2的mos-hemt器件和本发明器件仿真在不同栅压下的跨导特性，结果是图6。

图6可见，相比于栅介质为sio2的mos-hemt器件，本发明器件的跨导明显增大，大约从0.08s/mm增大到0.13s/mm，本发明器件的栅控能力明显增强，该图6的结论与附图5的结论相一致。

以上描述仅是本发明的几个具体实例，不构成对本发明的任何限制。显然，对于本领域的专业人员来说，在了解本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修改和改变，但是这些基于本发明的修改和改变仍在本发明的权利要求保护范围之内。