一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法与流程

本发明涉及半导体器件的技术领域，更具体地，涉及一种选择区域生长凹槽垂直的gan常关型misfet器件及其制作方法。

背景技术：

gan半导体材料具有禁带宽度大、击穿电场高、饱和电子漂移速度大和热导率高等优越的性能，以及在异质结界面存在高浓度和高电子迁移率的二维电子气（2deg），与si材料相比，其更加适合制备高功率大容量、高开关速度的电力电子器件，成为下一代功率开关器件的理想替代品。

gan功率开关器件从器件结构上来看分为横向导通器件和纵向导通器件。横向导通器件直接利用algan/gan异质结2deg沟道作为器件导通沟道，其有源区集中在器件外延层表面，器件源极、栅极和漏极都设计在器件的同一平面上。这种设计结构是目前gan基hfet器件常用的器件结构，在低压下器件能实现低导通电阻及高开关频率。但是，在高压工作环境下，横向导通gan器件存在很大问题，如①在栅极边缘易形成电场集边效应，器件易击穿；②此外，由于异质结构势垒层表面缺陷态电离以及gan外延层内受主陷阱电离等效应，会造成器件的电流崩塌，使器件性能劣化。纵向导通器件相对横向器件具有明显优势：①其源极位于异质结势垒层上，漏极位于导电衬底之下，利用栅极控制纵向的导电通道，提高了单位面积芯片功率，增大了芯片利用效率；②电流纵向分布于器件内，电场分布更加均匀，有效提高器件击穿电压；③其高场区域在材料内部，远离表面，从而可以弱化表面态的影响而减缓电流崩塌效应；因此，纵向导通gan开关器件更加适合应用在大功率、高电压的工作环境中。

目前，基于algan/gan的异质结和绝缘栅极结构的纵向导通结构misfet可以实现低导通电阻，高电压，大导通电流等特性。目前的主流结构有三种，finfet、电子孔洞型、及凹槽型三种。其中电子孔洞型结构优势为沟道迁移率高，但是往往面临着电子阻挡层（p-gan）mg扩散的问题及不易实现常关型操作的问题。finfet可以在不引入mg掺杂p-gan时有效实现常关器件，但是该结构耐压性能和刻蚀导致的沟道迁移率低的问题急需解决。凹槽结构既可以通过厚漂移层实现高耐压、又为常关器件，是实现垂直型功率器件的潜在方案。但是仍然面临的问题如下：凹槽刻蚀损伤导致沟道迁移率低。电子阻挡层mg扩散问题。选择区域生长法（sag）通过二次外延生长的方式形成u型槽栅结构可以避免凹槽刻蚀损伤，在制备高性能横向导通常关型gan场效应晶体管中取得了重大进展。然而利用该方案在制备垂直器件时面临如下问题：二次生长界面缺陷、电子阻挡层mg扩散。

技术实现要素：

本发明为克服上述现有技术所述的至少一种缺陷，提供一种选择区域生长凹槽垂直的gan常关型misfet器件及其制作方法，制作的器件导通电阻低、阈值电压高、开关控制能力高、性能稳定可靠。

为解决上述技术问题，本发明采用的技术方案是：一种选择区域生长凹槽垂直的gan常关型misfet器件，该器件包括栅极、源极、漏极、绝缘层、导电gan衬底和其上的外延层，所述外延层包括一次外延生长的n型轻掺杂gan层与本征gan层和其上的选择区域生长的二次外延层，所述二次外延层自下至上为电子阻挡层、低压gan层、非掺杂gan层和异质结构势垒层，二次外延生长后形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，刻蚀源极区域到电子阻挡层形成基区区域，基区区域处蒸镀欧姆金属形成与源极短接作用，源极区域蒸镀欧姆金属形成与异质结势垒层接触的源极，漏极欧姆接触金属置于导电gan衬底背面。

本发明改善现有技术方案中电子阻挡层的电子迁移率低的问题，并修复了两个界面：电子阻挡层与二次生长界面，电子阻挡层与沟道界面。通过一次外延生长低掺杂浓度本征gan层，以改善二次外延界面实现高质量电子阻挡层的生长，从而提高器件的开关控制能力。在电流阻挡层及上层异质结沟道界面生长一层低压gan层，这不仅有效抑制mg高温扩散并可以改善p-gan的表面，还提升异质结沟道电子迁移率。

进一步的，所述的凹槽呈v型或u结构。

进一步的，所述导电gan衬底为重掺杂gan衬底，所述导电gan衬底也可以由低阻硅衬底或低阻碳化硅和导电缓冲层组成；所述重掺杂gan衬底，其掺杂浓度在10¹⁸以上，在这个数值之下为轻掺杂；所述n型轻掺杂gan层的厚度为1-50μm。

进一步的，所述n型轻掺杂gan层和二次外延层之间还含有n型重掺杂gan层，其厚度为10-100nm。

进一步的，所述低压gan层材料为低气压gan，厚度为1-500nm。

进一步的，所述电子阻挡层材料为p型掺杂的gan层或者掺杂高阻gan层，亦可为p型掺杂的algan层或者掺杂高阻algan层，所述掺杂高阻层gan层和algan层的掺杂元素包括但不限于碳或铁，所述电子阻挡层厚度为10-500nm；所述非掺杂gan层的厚度为10-500nm；

进一步的，所述非掺杂gan层与所述异质结构势垒层之间还生长一aln层，所述aln层厚度为1-10nm。

进一步的，所述异质结构势垒层材料包括但不限于algan、alinn、ingan、alingan、aln中的一种或任意几种的组合，所述异质结构势垒层厚度为5-50nm。

进一步的，所述绝缘层材料包括但不限于sio2、sinx、al2o3、aln、hfo2、mgo、sc2o3、ga2o3、alhfox或hfsion中的一种或任意几种的堆叠组合，所述绝缘层厚度为1-100nm；所述源极和漏极材料包括但不限于ti/al/ni/au合金、ti/al/ti/au合金或ti/al/mo/au合金，其他能够实现欧姆接触的各种金属或合金均可作为源极和漏极材料；所述栅极材料包括但不限于ni/au合金、pt/al合金或pd/au合金，其他能够实现高阈值电压的各种金属或合金均可作为栅极材料。

本发明还提供一种选择区域生长凹槽垂直的gan常关型misfet器件，包括以下步骤：

s1、在导电gan衬底上一次外延生长n型轻掺杂gan层；本征gan层；

s2、在本征gan层上生长一层sio2层，作为掩膜层；

s3、通过光刻的方法，保留形成栅极区域之上的掩膜层；

s4、选择区域二次外延生长电子阻挡层、低压gan层、非掺杂gan层和异质结构势垒层，形成凹槽栅极；

s5、去除栅极区域之上的掩膜层；

s6、在异质结势垒层和凹槽部位沉积栅极的绝缘层；

s7、干法刻蚀完成器件隔离，同时在绝缘层刻蚀出基极欧姆接触区域；并在基极区域蒸镀上基极欧姆接触金属

s8、在绝缘层刻蚀出源极欧姆接触区域；

s9、在源极区域蒸镀上源极欧姆接触金属，在导电gan衬底背面蒸镀上漏极欧姆接触金属；

s10、在凹槽处绝缘层上栅极区域蒸镀栅极金属。

进一步的，所述步骤s1中的n型轻掺杂gan层和本征gan层和步骤s4中的电子阻挡层、低压gan层、非掺杂gan层及异质结构势垒层的生长方法为金属有机化学气相沉积法或分子束外延法；

进一步的，所述步骤s2中掩膜层以及步骤s5中绝缘层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。

与现有技术相比，有益效果是：该器件采用二次外延生长技术，在n型轻掺gan层和本征gan层上，二次外延生长电子阻挡层、低压gan层、非掺杂gan层以及异质结势垒层，利用低压gan层，有效的提升了沟道迁移率，并通过二次外延原位生长了沟道侧壁，保护了p型层与mis界面和p型与其上异质结的界面质量，且起到降低电流阻挡层漏电的问题，同时采用一次生长本征gan层完全降低了二次生长界面态问题及克服二次生长时背景掺杂的影响，这些改进一起提升了器件的阈值电压稳定性，和降低了各电极的漏电问题。

附图说明

图1-9为本发明实施例1的器件制作方法工艺示意图；

图10为本发明实施例2的器件结构示意图；

图11为本发明实施例3的器件结构示意图；

图12为本发明二次外延sem结构图。

具体实施方式

附图仅用于示例性说明，不能理解为对本发明的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本发明的限制。

本实验组在二次外延生长gan的相关研究工作中对横截面的形貌已有验证：如在图12中为二次外延sem结构图，图12中明显能看出二次外延包含一个60°角的侧壁，以及在侧壁上每一层的分布，这也从侧面体现了通过二次生长，能原位生长出一层沟道层及在其上生长的异质结，可以预见到能够降低沟道电阻及提升阈值电压稳定性等有益性能。

实施例1

如图9所示为本实施例的器件结构示意图，该器件包括栅极、源极、漏极、绝缘层11、导电gan衬底1和其上的外延层，所述外延层包括一次外延生长的n型轻掺杂gan层2与本征gan层3和其上的选择区域生长的二次外延层，所述二次外延层自下至上为电子阻挡层4、低压gan层5、非掺杂gan层6和异质结构势垒层7，二次外延生长后形成凹槽沟道，凹槽沟道和异质结构势垒层7的表面覆盖绝缘层11，栅极覆盖于绝缘层11上的凹槽沟道处，刻蚀绝缘层11两端形成源极区域，刻蚀源极区域到电子阻挡层4形成基区区域，基区区域处蒸镀欧姆金属形成与源极短接作用，源极区域蒸镀欧姆金属形成与异质结势垒层接触的源极，漏极欧姆接触金属10置于导电gan衬底1背面。

具体的，凹槽沟道呈u型，导电gan衬底1为重掺杂gan衬底。

其中，n型轻掺杂gan层2的厚度为1-50μm；n型轻掺杂gan层2和二次外延层之间还含有本征gan层3，其厚度为10-100nm。低压gan层5材料为低气压gan，厚度为1-500nm；电子阻挡层4材料为p型掺杂的gan层或p型掺杂的algan层；电子阻挡层4厚度为10-500nm；非掺杂gan层6的厚度为10-500nm。

异质结构势垒层7材料为algan、alinn、ingan、alingan、aln中的一种或任意几种的组合，所述异质结构势垒层7厚度为5-50nm。

绝缘层11材料为sio2、sinx、al2o3、aln、hfo2、mgo、sc2o3、ga2o3、alhfox或hfsion，绝缘层11厚度为1-100nm；源极和漏极材料为ti/al/ni/au合金、ti/al/ti/au合金或ti/al/mo/au合金；所述栅极材料为ni/au合金、pt/al合金或pd/au合金。

上述纵向导通的gan常关型misfet器件的制作方法如图1-图9所示，包括以下步骤：

s1、利用金属有机化学气相沉积方法，在导电gan衬底1上生长一层n型轻掺杂gan层2和本征gan层3，如图1所示；

s2、通过等离子体增强化学气相沉积一层sio2作为掩膜层13，如图2所示；

s3、通过光刻方法选择区域刻蚀，保留栅极区域之上的掩膜层13，如图3所示；

s4、利用金属有机化学气相沉积方法，选择区域二次外延生长电子阻挡层4、低压gan层5、非掺杂gan层6和异质结构势垒层7，形成凹槽栅极，如图4所示；

s5、采用腐蚀方法，去除栅极区域之上的掩膜层13，如图5所示；

s6、用等离子体增强化学气相沉积法，在异质结势垒层和凹槽栅极区域表面沉积一层高k介质绝缘层11，如图6所示；

s7、利用icp完成器件隔离，同时在异质结势垒层上的绝缘层11刻蚀出基极欧姆接触区域，采用蒸镀工艺，在基极区域蒸镀上ni/au合金作为基极的欧姆接触，并如图7所示

s8、利用icp完成器件隔离，同时在异质结势垒层上的绝缘层11刻蚀出源极欧姆接触区域，采用蒸镀工艺，在源极区域蒸镀上ti/al/ni/au合金作为源极的欧姆接触，在导电gan衬底1背面也蒸镀上ti/al/ni/au合金作为漏极的欧姆接触，如图8所示；

s9、在凹槽栅极区域的绝缘层11上蒸镀ni/au合金作为栅极，如图9所示。

至此，即完成了整个器件的制备过程。图9即为实施例1的器件结构示意图。

实施例2

如图10所示为本实施例的器件结构示意图，其与实施例1结构类似，区别仅在于在非掺杂gan层6和异质结构势垒层7插入一层aln层15，该aln层15可以改善异质结构沟道处2deg迁移率。

实施例3

如图11所示为本事实例的器件结构示意图，其与实施例1类似，区别仅在于利用低阻硅衬底或低阻碳化硅17和导电缓冲层16代替导电gan衬底1，使用价格低廉的硅衬底可以减少器件的成本，上述低阻是指硅衬底的电阻率ρ<20ω·cm。

此外，需要说明的是，以上实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。