定向耦合器的制作方法

本发明涉及定向耦合器。

背景技术：

作为现有的定向耦合器，已知有例如专利文献1(日本特开2013-5076号公报)所记载的定向耦合器。专利文献1所记载的定向耦合器具备：第一端子～第四端子、连接于第一端子与第二端子之间的主线路、连接于第三端子且与主线路电磁耦合的第一副线路、连接于第四端子且与主线路电磁耦合的第二副线路、连接于第一副线路与第二副线路之间且相对于通过信号产生相位偏差的相位转换器。定向耦合器中，主线路、第一副线路及第二副线路配置于与地线连接的一对接地层之间。

如现有的定向耦合器所述，相位调整电路连接于第一副线路与第二副线路之间。相位调整电路配置于一对接地层的相对方向上将一方的接地层夹持于与第一副线路及第二副线路之间的位置。因此，连接第一副线路及第二副线路和相位调整电路的连接线路通过例如设置于接地层的切口部，连接于第一副线路及第二副线路。该结构中，从一对接地层的相对方向观察，成为连接线路的一部分与接地层相对的结构(连接线路的一部分与接地层不相对的结构)，因此，连接线路中可产生阻抗的偏差。其结果，隔离特性可能恶化。

技术实现要素：

本发明的一个方面的目的在于，提供一种实现隔离特性的提高的定向耦合器。

本发明的一个方面所涉及的定向耦合器，具备：素体，其通过层叠多个绝缘体层而形成；输入端子及输出端子，其配置于素体的外表面，在素体内设置有：主线路，其连接于输入端子与输出端子之间；第一副线路及第二副线路，其与主线路电磁耦合；一对接地层，其在多个绝缘体层的层叠方向上将主线路、第一副线路及第二副线路夹持于其间的位置上相对地配置；相位调整电路，其连接于第一副线路与第二副线路之间，并且设置于层叠方向上将一方的接地层夹持于与第一副线路及第二副线路之间的位置；连接线路，其连接第一副线路及第二副线路和相位调整电路，连接线路从层叠方向观察，被一方的接地层及与该接地层相同电位的导体的至少一方包围。

本发明的一个方面所涉及的定向耦合器中，连接线路在一方的接地层的位置上，从层叠方向观察，被一方的接地层及与该接地层相同电位的导体的至少一方包围。因此，定向耦合器中，能够抑制在连接线路中产生阻抗的偏差。因此，定向耦合器中，可实现隔离特性的提高。

一个实施方式中，导体也可以在层叠方向上配置多个。该结构中，能够在连接线路的延伸方向上利用多个导体包围连接线路。由此，能够更进一步抑制在连接线路中产生阻抗的偏差。

一个实施方式中，也可以在一方的接地层设置有切口部，连接线路设置于由切口部划分的区域，并且从层叠方向观察，被接地层及导体包围。该结构中，连接线路设置于由切口部划分的区域，且利用接地层及导体包围连接线路。因此，能够可靠地包围连接线路。另外，该结构中，连接线路设置于由切口部划分的区域，因此，能够设为连接线路沿层叠方向延伸的结构。因此，可实现简化连接线路的结构。

一个实施方式中，连接线路也可以具有连接第一副线路和相位调整电路的第一线路、和连接第二副线路和相位调整电路的第二线路，第一线路及第二线路被一方的接地层及与该接地层相同电位的导体的至少一方包围。该结构中，能够更进一步抑制在第一线路及第二线路中产生阻抗的偏差。

根据本发明的一个方面，可实现隔离特性的提高。

附图说明

图1是表示一个实施方式所涉及的层叠型耦合器的等价电路的图；

图2是表示层叠型耦合器的立体图；

图3是素体的分解立体图；

图4是表示素体内的结构的立体图；

图5是从层叠方向观察导体层的一部分的图；

图6是从一方的端面侧观察素体内的结构的图；

图7是从另一方的端面侧观察素体内的结构的图；

图8是从层叠方向观察导体层的一部分的图；

图9是从层叠方向观察导体层的一部分的图；

图10是表示隔离特性的图。

具体实施方式

以下，参照附图，详细地说明本发明的优选的实施方式。此外，附图说明中，对相同或相当要素标注相同符号，并省略重复的说明。

如图1所示，层叠型耦合器(定向耦合器)1具备：输入端口(输入端子)2、输出端口(输出端子)3、耦合端口4、终端端口5。层叠型耦合器1具备：连接于输入端口2与输出端口3之间的主线路6、与主线路6电磁耦合的第一副线路7及第二副线路8、连接于第一副线路7与第二副线路8之间的相位调整电路9。

主线路6具有与第一副线路7电磁耦合的第一部分6a、和与第二副线路8电磁耦合的第二部分6b。将第一部分6a与第一副线路7耦合的部分设为第一耦合部10a。将第二部分6b与第二副线路8耦合的部分设为第二耦合部10b。第一副线路7具有第一端部7a及第二端部7b。第一端部7a与耦合端口4电连接。第二副线路8具有第一端部8a及第二端部8b。第一端部8a与终端端口5电连接。

相位调整电路9具有电连接第一副线路7和第二副线路8的第一路径9a、连接第一路径9a和地线g的第二路径9b。第一路径9a具有第一电感器l1和第二电感器l2。第二路径9b具有电容器c1。

第一电感器l1具有第一端部l1a及第二端部l1b。第二电感器l2具有第一端部l2a及第二端部l2b。第一电感器l1的第一端部l1a与第一副线路7的第二端部7b电连接。第一电感器l1的第二端部l1b与第二电感器l2的第二端部l2b电连接。第二电感器l2的第一端部l2a与第二副线路8的第二端部8b电连接。

层叠型耦合器1中，从输入端口2输入高频信号，且该高频信号从输出端口3输出。耦合端口4输出具有与向输入端口2输入的高频信号相应的功率的耦合信号。

在输入端口2与耦合端口4之间形成经由第一耦合部10a的第一信号路径和经由第二耦合部10b及相位调整电路9的第二信号路径。向输入端口2输入高频信号时，从耦合端口4输出的耦合信号是通过第一信号路径的信号与通过第二信号路径的信号合成而得到的信号。在通过了第一信号路径的信号与通过了第二信号路径的信号之间产生相位差。层叠型耦合器1的耦合度依赖于第一耦合部10a和第二耦合部10b各自单独的耦合度、和通过了第一信号路径的信号与通过了第二信号路径的信号的相位差。

在输出端口3与耦合端口4之间形成经由第一耦合部10a的第三信号路径和经由第二耦合部10b及相位调整电路9的第四信号路径。层叠型耦合器1的隔离度依赖于第一耦合部10a和第二耦合部10b各自单独的耦合度和通过了第三信号路径的信号与通过了第四信号路径的信号的相位差。第一耦合部10a、第二耦合部10b及相位调整电路9具有抑制伴随高频信号的频率的变化的层叠型耦合器1的耦合度的变化的功能。

接着，说明层叠型耦合器1的结构。如图2所示，层叠型耦合器1具备：素体20、第一端子电极21、第二端子电极22、第三端子电极23、第四端子电极24、第五端子电极25、第六端子电极26。

素体20呈长方体形状。素体20作为其外表面具有：相互相对的一对端面20a、20b；以连结一对端面20a、20b之间的方式延伸且相互相对的一对主面20c、20d；以连结一对主面20c、20d之间的方式延伸且相互相对的一对侧面20e、20f。主面20d被规定为例如将层叠型耦合器1安装于未图示的其它电子设备(例如，电路基板或电子部件等)时与其它电子设备相对的面。

各端面20a、20b的相对方向、各主面20c、20d的相对方向、各侧面20e、20f的相对方向相互大致正交。此外，长方体形状包含角部及棱线部进行倒角的长方体的形状、及角部及棱线部被弄圆的长方体的形状。

素体20通过层叠多个绝缘体层27(27a～27r)(参照图3)而构成。各绝缘体层27在素体20的各主面20c、20d的相对方向上层叠。即，各绝缘体层27的层叠方向与素体20的各主面20c、20d的相对方向一致。以下，将各主面20c、20d的相对方向也称为“层叠方向”。各绝缘体层27呈大致矩形形状。绝缘体层27a为素体20的最上层，构成主面20c。绝缘体层27r为素体20的最下层，构成主面20d。实际的素体20中，各绝缘体层27一体化成不能看到其层间的边界的程度。

各绝缘体层27利用例如包含电介质材料(batio3系材料、ba(ti，zr)o3系材料、(ba，ca)tio3系材料、玻璃材料、或氧化铝材料等)的陶瓷生片的烧结体构成。实际的素体20中，各绝缘体层27一体化成不能看到层间的边界的程度。

第一端子电极21、第二端子电极22及第三端子电极23配置于素体20的侧面20e侧。第一端子电极21、第二端子电极22及第三端子电极23以沿着素体20的层叠方向覆盖侧面20e的一部分的方式形成，并且形成于主面20c的一部分和主面20d的一部分。第一端子电极21位于端面20b侧，第三端子电极23位于端面20a侧。第二端子电极22位于第一端子电极21与第三端子电极23之间。

第四端子电极24、第五端子电极25及第六端子电极26配置于素体20的侧面20f侧。第四端子电极24、第五端子电极25及第六端子电极26以沿着素体20的层叠方向覆盖侧面20f的一部分的方式形成，并且形成于主面20c的一部分和主面20d的一部分。第四端子电极24位于端面20b侧，第六端子电极26位于端面20a侧。第五端子电极25位于第四端子电极24与第六端子电极26之间。

各端子电极21～26包含导电材料(例如，ag或pd等)。各端子电极21～26作为含有导电性材料(例如，ag粉末或pd粉末等)的导电性膏体的烧结体而构成。在各端子电极21～26的表面形成有镀层。镀层通过例如电镀而形成。镀层具有由镀cu层、镀ni层、及镀sn层构成的层结构、或由镀ni层及镀sn层构成的层结构等。

本实施方式中，第一端子电极21构成输入端口2。第二端子电极22构成地线g。第三端子电极23构成输出端口3。第四端子电极24构成耦合端口4。第五端子电极25构成地线g。第六端子电极26构成终端端口5。

如图3所示，在绝缘体层27b～27i上分别形成有：导体层30、导体层31、导体层32、导体层33、导体层34、导体层35、导体层36、导体层36a及导体层37。导体层36及导体层36a配置于相同的绝缘体层27h上。导体层30～37构成相位调整电路9。导体层30～37包含例如ag及pd的至少一方作为导电性材料而形成。导体层30～37作为含有作为导电性材料的ag及pd的至少一方的导电膏体的烧结体而构成。以下的说明中，导体层同样地形成。

导体层30、导体层32及导体层34构成第一电感器l1。导体层30、导体层32及导体层34如图4所示，利用通孔导体h1、h2电连接。导体层30的一端构成第一电感器l1的第一端部l1a。导体层34的一端构成第一电感器l1的第二端部l1b。

导体层31、导体层33及导体层35构成第二电感器l2。导体层31、导体层33及导体层35利用通孔导体h3、h4电连接。导体层35的一端构成第二电感器l2的第二端部l2b。导体层31的一端构成第二电感器l2的第一端部l2a。第一电感器l1和第二电感器l2利用导体层36a电连接。导体层36a利用通孔导体h5与导体层37电连接。导体层36与第二端子电极22及第五端子电极25电连接。导体层36及导体层37构成电容器c1。

在导体层36设置有切口部36a。在导体层37设置有切口部37a。在切口部36a及切口部37a的各自划分的区域设置有下述的通孔导体h7及通孔导体h9。

如图3所示，在绝缘体层27n上形成有导体层47。导体层47构成主线路6。导体层47的一端与第一端子电极21(输入端口2)电连接。导体层47的另一端与第三端子电极23(输出端口3)电连接。

在绝缘体层27m上形成有导体层45及导体层46。在绝缘体层27o上形成有导体层48及导体层49。导体层45及导体层48构成第一副线路7。如图7所示，导体层45及导体层48利用通孔导体h6电连接。如图4所示，导体层45的一端利用通孔导体h7与导体层34电连接。通孔导体h7构成连接第一副线路7和相位调整电路9的连接线路(第一线路)。通孔导体h7沿层叠方向延伸。导体层45的一端构成第一副线路7的第二端部7b。导体层48的一端与第四端子电极24(耦合端口4)电连接。导体层48的一端构成第一副线路7的第一端部7a。

导体层46及导体层49构成第二副线路8。导体层46及导体层49利用通孔导体h8电连接。如图6所示，导体层46的一端利用通孔导体h9与导体层31电连接。通孔导体h9构成连接第二副线路8和相位调整电路9的连接线路(第二线路)。通孔导体h9沿层叠方向延伸。导体层46的一端构成第二副线路8的第二端部8b。导体层49的一端与第六端子电极26电连接。导体层49的一端构成第二副线路8的第一端部8a。

导体层45和导体层48、及导体层46和导体层49配置于层叠方向上夹持导体层47的位置。如图5所示，导体层45和导体层48配置于层叠方向上其一部分与导体层47重叠的位置。导体层46和导体层49配置于层叠方向上其一部与导体层47重叠的位置。导体层45及导体层48与导体层47重叠的部分构成第一耦合部10a。即，导体层47中，与导体层45及导体层48重叠的部分构成第一部分6a。导体层46及导体层49与导体层47重叠的部分构成第二耦合部10b。即，导体层47中，与导体层46及导体层49重叠的部分构成第二部分6b。

在绝缘体层27j上形成有导体层38。在绝缘体层27r上形成有导体层54。导体层38及导体层54在层叠方向上夹持导体层45、导体层46、导体层47、导体层48及导体层49的位置上相对地配置。即，导体层38及导体层54在层叠方向上夹持主线路6、第一副线路7及第二副线路8的位置上相对地配置。导体层38及导体层54分别与第二端子电极22(地线g)及第五端子电极25(地线g)电连接。导体层38及导体层54构成接地层。

在导体层38设置有切口部38a。在由切口部38a划分的区域设置通孔导体h7及通孔导体h9。

如图3所示，在绝缘体层27k上形成有导体层39、导体层40及导体层41。另外，在绝缘体层27k上形成有导体层55。如图4所示，导体层55利用多个(在此，4个)通孔导体h10与导体层38电连接。

如图3所示，在绝缘体层27l上形成有导体层42、导体层43及导体层44。导体层39和导体层42夹持绝缘体层27k且在层叠方向上相对地配置。如图4所示，导体层39及导体层42利用多个(在此，两个)通孔导体h11与导体层38电连接。即，导体层39及导体层42与地线g电连接。

导体层40和导体层43夹持绝缘体层27k且在层叠方向上相对地配置。导体层40及导体层43利用多个(在此，两个)通孔导体h12与导体层38电连接。即，导体层40及导体层43与地线g电连接。导体层41和导体层44夹持绝缘体层27k且在层叠方向上相对地配置。导体层41及导体层44利用通孔导体h13与导体层38电连接。即，导体层41及导体层44与地线g电连接。

导体层39及导体层42配置于层叠方向上与导体层48重叠的位置。具体而言，如图5所示，导体层39及导体层42配置于与层叠方向上导体层48与导体层47不重叠的部分在层叠方向上重叠的位置。导体层42经由绝缘体层27l～27n与导体层48相对。

导体层40及导体层43配置于层叠方向上与导体层49重叠的位置。具体而言，如图5所示，导体层40及导体层43配置于与层叠方向上导体层49与导体层47不重叠的部分在层叠方向上重叠的位置。导体层43经由绝缘体层27l～27n与导体层49相对。

导体层41及导体层44配置于层叠方向上与导体层48及导体层49重叠的位置。具体而言，如图5所示，导体层41及导体层44配置于与层叠方向上导体层48及导体层49与导体层47不重叠的部分在层叠方向上重叠的位置。导体层44经由绝缘体层27l～27n与导体层48及导体层49相对。

在绝缘体层27p上形成有导体层50及导体层51。在绝缘体层29q上形成有导体层52及导体层53。导体层50和导体层52夹持绝缘体层27p且在层叠方向上相对地配置。导体层50及导体层52利用通孔导体h14与导体层54电连接。即，导体层50及导体层52与地线g电连接。

导体层51和导体层53夹持绝缘体层27p且在层叠方向上相对地配置。导体层51及导体层53经由多个(在此，3个)通孔导体h15与导体层54电连接。即，导体层51及导体层53与地线g电连接。

导体层50及导体层52配置于层叠方向上与导体层45重叠的位置。具体而言，如图5所示，导体层50及导体层52配置于与层叠方向上导体层45与导体层47不重叠的部分在层叠方向上重叠的位置。导体层50经由绝缘体层27m～27o与导体层45相对。

导体层51及导体层53配置于层叠方向上与导体层46重叠的位置。具体而言，如图5所示，导体层51及导体层53配置于与层叠方向上导体层46与导体层47不重叠的部分在层叠方向上重叠的位置。导体层51经由绝缘体层27m～27o与导体层46相对。

本实施方式中，相位调整电路9连接于第一副线路7和第二副线路8之间，并且设置于层叠方向上将一方的接地层(导体层38)夹持于与第一副线路7及第二副线路8之间的位置。该结构中，如图8所示，连接第一副线路7和相位调整电路9的通孔导体h7、及连接第二副线路8和相位调整电路9的通孔导体h9从层叠方向观察，由导体层38及导体层55包围。具体而言，通孔导体h7及通孔导体h9设置于由导体层38的切口部38a划分的区域。导体层55利用通孔导体h10与导体层38电连接，且与导体层38为相同电位。导体层55配置于层叠方向上与导体层38相对的位置(重叠的位置)。导体层55配置于从层叠方向观察横跨导体层38的切口部38a的开口的位置。

另外，本实施方式中，如图9所示，通孔导体h7及通孔导体h9从层叠方向观察包含导体层36，且由导体层36、导体层38及导体层55包围。导体层36与第二端子电极22及第五端子电极25电连接，且与导体层38为相同电位。通过该结构，通孔导体h7及通孔导体h9在层叠方向上由多个导体层包围。

如以上说明的那样，本实施方式所涉及的层叠型耦合器1中，通孔导体h7及通孔导体h9从层叠方向观察由导体层38及导体层55包围。因此，层叠型耦合器1中，能够抑制在通孔导体h7及通孔导体h9中产生阻抗的偏差。因此，层叠型耦合器1中，可实现隔离特性的提高。

图10中，实线表示本实施方式所涉及的层叠型耦合器1的隔离特性。即，表示连接线路被接地层包围的结构中的隔离特性。虚线表示比较例所涉及的层叠型耦合器的隔离特性。即，表示连接线路未被接地层包围的结构中的隔离特性。图10中，横轴表示频率(frequency)[ghz]，纵轴表示隔离度(isolation)[db]。

如图10所示，层叠型耦合器1中，能够抑制阻抗的偏差，因此，与现有的层叠型耦合器相比，能够在高频下降低隔离度。因此，层叠型耦合器1中，可实现隔离特性的提高。

本实施方式所涉及的层叠型耦合器1中，通孔导体h7及通孔导体h9从层叠方向观察，不仅由导体层38及导体层55包围，还由导体层36包围。导体层36、导体层38及导体层55配置于层叠方向上不同的位置。这样，通过在层叠方向上利用多个导体层包围通孔导体h7及通孔导体h9，能够更进一步抑制在通孔导体h7及通孔导体h9中产生阻抗的偏差。

本实施方式所涉及的层叠型耦合器1中，在导体层38设置有切口部38a。通孔导体h7及通孔导体h9设置于由切口部38a划分的区域。该结构中，通孔导体h7及通孔导体h9设置于由切口部38a划分的区域，且利用导体层38及导体层55包围通孔导体h7及通孔导体h9。因此，能够可靠地包围通孔导体h7及通孔导体h9。另外，该结构中，通孔导体h7及通孔导体h9设置于由切口部38a划分的区域，因此，能够设为通孔导体h7及通孔导体h9沿层叠方向延伸的结构。因此，可实现通孔导体h7及通孔导体h9的结构的简化。

本实施方式所涉及的层叠型耦合器1中，连接线路具有连接第一副线路7和相位调整电路9的通孔导体h7、连接第二副线路8和相位调整电路9的通孔导体h9。通孔导体h7及通孔导体h9从层叠方向观察由导体层38及导体层55包围。该结构中，能够更进一步抑制通孔导体h7及通孔导体h9中产生阻抗的偏差。因此，能够更进一步实现隔离特性的提高。

本实施方式所涉及的层叠型耦合器1中，在素体20内设置有：导体层39及导体层42、导体层40及导体层43、导体层41及导体层44、导体层50及导体层52、及导体层51及导体层53。这些导体层与主线路6(导体层47)和第一副线路7(导体层45及导体层48)及第二副线路8(导体层46及导体层49)在层叠方向上不重叠且与接地层(导体层38)之间的距离和与接地层(导体层54)之间的距离不同的部分在层叠方向上相对地配置。这些导体层设置于上述部分与一方的接地层之间的距离、或上述部分与另一方的接地层之间的距离相等的位置。由此，层叠型耦合器1中，能够抑制在主线路6与第一副线路7及第二副线路8不重叠的部分产生阻抗的偏差。因此，层叠型耦合器1中，可实现隔离特性的提高。

以上，说明了本发明的实施方式，但本发明未必限定于上述的实施方式，在不脱离其宗旨的范围内能够进行各种变更。

上述实施方式中，以通孔导体h7及通孔导体h9由导体层38及导体层55包围的方式为例进行了说明。但是，也可以是通孔导体h7及通孔导体h9的任一方被导体层及导体层55包围的方式。

上述实施方式中，以在素体20内设置有导体层39及导体层42、导体层40及导体层43、导体层41及导体层44、导体层50及导体层52、及导体层51及导体层53的方式为例进行了说明。但是，导体层39及导体层42、导体层40及导体层43、导体层41及导体层44、导体层50及导体层52、及导体层51及导体层53也可以不设置。从提高隔离特性的观点来看，优选设置这些导体层。

上述实施方式中，以各端子电极21～23配置于侧面20e及主面20c、20d且各端子电极24～26配置于侧面20f及主面20c、20d的方式为例进行了说明。但是，各端子电极21～26的形状(配置方式)不限定于此。