一种使用接地哑元的MRAM芯片的制作方法

本发明属于半导体芯片存储器领域，尤其涉及一种使用接地哑元的mram芯片。

背景技术：

磁性随机存储器(mram)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。mram可以像sram/dram一样快速随机读写，还可以像flash闪存一样在断电后永久保留数据。

mram具有很好的经济性和性能，它的单位容量占用的硅片面积比sram有很大的优势，比在此类芯片中经常使用的norflash也有优势，比嵌入式norflash的优势更大。mram读写时延接近最好的sram，功耗则在各种内存和存储技术最好；而且mram与标准cmos半导体工艺兼容，dram以及flash与标准cmos半导体工艺不兼容；mram还可以和逻辑电路集成到一个芯片中。

mram基于mtj(磁性隧道结)结构。由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是mtj的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。

读取mram的过程就是对mtj的电阻进行测量。写mram使用比较新的stt-mram技术使用比读更强的电流穿过mtj进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。

如图2所示，每个mram的记忆单元由一个mtj和一个nmos管组成。nmos管的门极(gate)连接到芯片的wordline负责接通或切断这个单元，mtj和mos管串接在芯片的bitline上。读写操作在bitline上进行。

如图3所示，一个mram芯片由一个或多个mram存储单元的阵列组成，每个阵列有若干外部电路，如：

●行地址解码器：把收到的地址变成wordline的选择

●列地址解码器：把收到的地址变成bitline的选择

●读写控制器：控制bitline上的读(测量)写(加电流)操作

●输入输出控制：和外部交换数据

mram的读出电路需要检测mram记忆单元的电阻。由于mtj的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元。再使用读出放大器(senseamplifier)来比较记忆单元和参考单元的电阻。

在cmos半导体工艺中，nmos管由p型半导体衬底注入n型参杂区形成源极和漏极，中间用有氧化物底层的门极隔离。源极连接源极线，漏极通过通孔与蚀刻形成的mtj连接，如图4所示。

在芯片运行时，p型衬底和地线连接

mtj是通过首先多层薄膜沉积然后蚀刻形成的。蚀刻工艺在产生周期性等间距的图样时质量最高，但是在一个阵列边缘附近的单元常常会出现不均匀等质量问题。为了应对这个问题，通常在一个mram阵列周围加若干层哑元(dummiecell)，如图5所示。但是，在工艺实践中，此类哑元的沉积蚀刻效果不好，从而影响到边缘附近的存储单元的质量。造成这种情况的原因是“天线效应”，在mram阵列内部有通孔接地的单元，与悬空的哑元电场分布不同，影响到了沉积蚀刻过程。

技术实现要素：

针对现有技术的上述缺陷，本发明的目的在于提供一种使用接地哑元的mram芯片，能够改善了哑元的沉积蚀刻效果，消除天线效应带来的差别。

为实现上述目的，本发明提供了一种使用接地哑元的mram芯片，所述mram芯片包括mram芯片本体和接地哑元，所述接地哑元包括哑元和通孔，所述哑元通过所述通孔接地。

进一步，所述哑元通过所述通孔连接到所述mram芯片本体的衬底。

进一步，所述哑元通过所述通孔连接到地线。

进一步地，所述接地哑元在所述mram芯片排列成的mram阵列外围至少有两层。

进一步地，多个所述mram芯片排列成mram芯阵列时，所述接地哑元等间隔的插入所述mram芯片阵列空隙中。

进一步地，当所述mram阵列内部由于布板需要存在空隙时，所述接地哑元等间距插入阵列内部空隙中。

本发明公开的使用接地哑元的mram芯片通过哑元接地，改善了哑元的沉积蚀刻效果，以此消除天线效应带来的差别，获得更高的工艺质量和更高的良率。

附图说明

图1是现有技术mtj示意图。

图2是现有技术mram存储单元架构示意图。

图3是现有技术mram芯片架构图。

图4是现有技术mram芯片沿位线剖面示意图。

图5是现有技术具有哑元的mram芯片沿位线剖面示意图

图6是本发明一较佳实施例的使用接地哑元的mram芯片结构示意图。

具体实施方式

下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

如图6所示，一种使用接地哑元的mram芯片，包括mram芯片本体1和接地哑元2，接地哑元2包括哑元21和通孔22，哑元21通过通孔22接地。

哑元21通过通孔22连接到mram芯片本体2的衬底上，实现接地；或者哑元21通过通孔22连接到地线23，实现接地。

接地哑元2至少有两个。当多个mram芯片排列成mram芯阵列时，接地哑元2等间隔的插入所述mram芯片阵列空隙中。接地哑元2在mram芯片排列成的mram阵列外围至少有两层。

当mram阵列内部由于布板需要存在空隙时，所述接地哑元等间距插入阵列内部空隙中。

本实施例公开的使用接地哑元的mram芯片通过接地哑元改善了哑元的沉积蚀刻效果，以此消除天线效应带来的差别，获得更高的工艺质量和更高的良率。可应用于对待机功耗要求很严格的物联网和可穿戴电子设备等领域。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

技术特征：

技术总结
本发明公开了一种使用接地哑元的MRAM芯片，包括MRAM芯片本体和接地哑元，所述接地哑元包括哑元和通孔，所述哑元通过所述通孔接地。所述接地哑元至少有两个，当多个MRAM芯片排列成MRAM芯阵列时，所述接地哑元等间隔的插入所述MRAM芯片阵列空隙中。本发明公开的MRAM芯片通过接地哑元，改善了哑元的沉积蚀刻效果，以此消除天线效应带来的差别，获得更高的工艺质量和更高的良率。

技术研发人员：戴瑾;陈俊
受保护的技术使用者：上海磁宇信息科技有限公司
技术研发日：2017.12.01
技术公布日：2019.06.11