一种使用深N阱隔离的MRAM芯片的制作方法

本发明属于半导体芯片存储器领域，尤其涉及一种使用深n阱隔离的mram芯片。

背景技术：

磁性随机存储器(mram)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。mram可以像sram/dram一样快速随机读写，还可以像flash闪存一样在断电后永久保留数据。

mram具有很好的经济性和性能，它的单位容量占用的硅片面积比sram有很大的优势，比在此类芯片中经常使用的norflash也有优势，比嵌入式norflash的优势更大。mram读写时延接近最好的sram，功耗则在各种内存和存储技术最好；而且mram与标准cmos半导体工艺兼容，dram以及flash与标准cmos半导体工艺不兼容；mram还可以和逻辑电路集成到一个芯片中。

mram基于mtj(磁性隧道结)结构。由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是mtj的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。

读取mram的过程就是对mtj的电阻进行测量。写mram使用比较新的stt-mram技术使用比读更强的电流穿过mtj进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。

每个mram的记忆单元由一个mtj和一个nmos管组成。nmos管的门极(gate)连接到芯片的wordline负责接通或切断这个单元，mtj和mos管串接在芯片的bitline上。读写操作在bitline上进行。

如图2所示，一个mram芯片由一个或多个mram存储单元的阵列组成，每个阵列有若干外部电路，如：

●行地址解码器：把收到的地址变成wordline的选择

●列地址解码器：把收到的地址变成bitline的选择

●读写控制器：控制bitline上的读(测量)写(加电流)操作

●输入输出控制：和外部交换数据

mram的读出电路需要检测mram记忆单元的电阻。由于mtj的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元。再使用读出放大器(senseamplifier)来比较记忆单元和参考单元的电阻。

在cmos半导体工艺中，nmos管由p型半导体衬底注入n型参杂区形成源极和漏极，中间用有氧化物底层的门极隔离。源极连接源极线，漏极通过通孔与蚀刻形成的mtj连接，如图3所示。

在芯片运行时，p型衬底和地线连接。

mram的特点是和cmos工艺集成，可以和逻辑电路做在一个芯片上。cpu和内存集成在一个芯片上具有巨大的意义和市场。

嵌入式mram目前仍在探索阶段，有很多问题需要解决，其中存在的一个问题是高速运行的逻辑电路(如cpu)有很大的噪声。如果和mram集成在一个芯片上，这种噪声可以通过衬底进入mram的区域。而mram的读操作必须使用很小的电压(通常<200mv，否则会影响内存稳定)，对噪音特别敏感。可能会造成读出错误。

在cmos工艺中，芯片通常在p型半导体的基底上制作。在上面注入n型惨杂物形成n型参杂区和n阱，n阱内还可以有p型参杂区。nmos和pmos管通过这类结构实现。此外，还有一种深n型的技术，把n型惨杂物直接注入到一定的深度，常常被用于隔离。

技术实现要素：

针对现有技术的上述缺陷，本发明的目的在于提供一种使用深n阱隔离的mram芯片，在mram电路的下方加入一层深n阱，在电路周围以n阱包围并和下面的深n阱连接，能够有效隔绝噪音。

为实现上述目的，本发明提供了一种使用深n阱隔离的mram芯片，所述mram芯片包括mram器件及电路、p型半导体衬底、n阱和深n阱；

所述p型半导体衬底位于所述mram器件及电路下方；

所述n阱和所述深n阱位于所述p型半导体内；

所述n阱位于所述mram器件及电路外围，所述深n阱位于所述mram器件及电路下方，所述n阱底部与所述深n阱连接在一起，对所述mram器件及电路形成三维n阱-深n阱隔离。

本发明还提供了一种使用深n阱隔离的mram芯片，所述mram芯片包括mram阵列、读电路、p型半导体衬底、n阱和深n阱；

所述p型半导体衬底位于所述mram阵列和所述读电路下方；

所述n阱和所述深n阱位于所述p型半导体内；

所述n阱位于所述mram阵列外围，所述深n阱位于所述mram阵列下方，所述n阱底部与所述深n阱连接在一起，对所述形成mram阵列三维n阱-深n阱隔离；

所述n阱分别位于所述读电路周围，所述深n阱位于所述读电路下方，所述n阱底部与所述深n阱连接在一起，对所述读电路形成三维n阱-深n阱隔离。

本发明公开的使用深n阱隔离的mram芯片形成了对mram电路的三维包围，能够有效隔绝噪音，提高mram芯片读出稳定性。

附图说明

图1是现有技术mtj示意图。

图2是现有技术mram芯片架构图。

图3是现有技术mram芯片沿位线剖面示意图。

图4是本发明一较佳实施例的使用深n阱隔离的mram芯片结构示意图。

图5是本发明另一较佳实施例的使用深n阱隔离的mram芯片结构示意图。

具体实施方式

下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

实施例1

图4示出了一种使用深n阱隔离的mram芯片，包括mram器件及电路1、p型半导体衬底2、n阱3和深n阱4；

p型半导体衬底2位于mram器件及电路1下方；n阱3和深n阱4位于p型半导体2内，n阱3位于mram器件及电路1两侧，深n阱4位于mram器件及电路1下方，n阱3底部与深n阱4连接在一起，对mram器件及电路1形成三维n阱-深n阱隔离。

本实施例通过两部分n阱3和深n阱4形成了对mram器件及电路1的三维包围。将n阱和系统芯片正电压v_dd连接，由于运行时p型衬底连接地线，这样在n阱-深n阱内外两侧的p-n结形成反向偏置，不导电，足以隔绝噪音。

实施例2

图5示出了一种使用深n阱隔离的mram芯片，包括mram阵列1、读电路2、p型半导体衬底3、n阱4和深n阱5。

p型半导体衬底2位于mram阵列1和读电路2下方；n阱4和深n阱5位于p型半导体3内。

n阱4分别位于mram阵列1外围，深n阱5位于mram阵列1下方，n阱4底部与深n阱5连接在一起，对mram阵列1形成三维n阱-深n阱隔离。

n阱4分别位于读电路2周围，深n阱5位于读电路2下方，n阱4底部与深n阱5连接在一起，对读电路2形成三维n阱-深n阱隔离。

本发明实施例中利用三维n阱-深n阱隔离分别对mram阵列和读电路进行隔离，进一步隔绝周边高速数字电路对mram芯片的影响，提高mram芯片读出稳定性。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。