高压电阻器件的制作方法

本发明实施例涉及一种高压电阻器件。

背景技术：

现代集成芯片使用各种各样的器件来实现不同的功能。通常，集成芯片包括有源器件和无源器件。有源器件包括晶体管(例如，mosfet)，而无源器件包括电感器、电容器和电阻器。电阻器广泛应用于诸如rc电路、电源驱动器、功率放大器、rf应用等的许多应用中。

技术实现要素：

根据本发明的一些实施例，提供了一种高压电阻器件，包括:衬底，包括具有第一掺杂类型的第一区；漂移区，布置在所述第一区上方的所述衬底内并且具有第二掺杂类型；主体区，具有所述第一掺杂类型并横向接触所述漂移区；漏极区，布置在所述漂移区内并且具有所述第二掺杂类型；隔离结构，位于所述漏极区和所述主体区之间的所述衬底上方；以及电阻器结构，位于所述隔离结构上方，并且具有连接至所述漏极区的高压端子和连接至所述隔离结构上方的栅极结构的低压端子。

根据本发明的另一些实施例，还提供了一种高压电阻器件，包括:衬底，包括具有第一掺杂类型的第一区；resurf(降低的表面电场)漂移区，具有第二掺杂类型，沿p-n结接触所述第一区；隔离结构，位于所述resurf漂移区上方；漏极区，具有所述第二掺杂类型且设置在所述resurf漂移区内，其中，所述漏极区具有与所述p-n结分离的最低边界；以及电阻器结构，位于所述隔离结构上方，其中，所述电阻器结构具有高压端子和低压端子，所述高压端子靠近所述隔离结构的面向所述漏极区的第一侧，所述低压端子靠近所述隔离结构的远离所述漏极区的第二侧。

根据本发明的又一些实施例，还提供了一种形成高压电阻器件的方法，包括：确定与将施加到电阻器结构的期望电压值相对应的隔离结构的宽度；在衬底内形成resurf漂移区，其中，所述resurf漂移区包括第二掺杂类型并接触具有第一掺杂类型的下面的所述衬底的第一区；形成主体区，所述主体区具有所述第一掺杂类型并横向接触所述resurf漂移区；在所述resurf漂移区上方形成所述隔离结构，其中，所述隔离结构具有在第一侧和面向所述主体区的相对的第二侧之间延伸的宽度；以及在所述隔离结构上方形成所述电阻器结构，其中，所述电阻器结构具有靠近所述第一侧的高压端子和靠近所述第二侧的低压端子。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出高压电阻器件的一些实施例的截面图。

图2示出电压作为所公开的高压电阻器件的resurf漂移区和电阻器结构内的位置的函数的曲线图的一些实施例。

图3a至图3b示出所公开的高压电阻器件的一些额外的实施例。

图4a至图4b示出描述所公开的高压电阻器件的运行特性的曲线图的一些实施例。

图5示出所公开的高压电阻器件的一些额外的实施例的截面图。

图6a至图6d示出所公开的高压电阻器件的一些额外的实施例。

图7至图13示出形成所公开的高压电阻器件的方法的一些实施例的截面图。

图14示出形成所公开的高压电阻器件的方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的许多不同实施例或实例。下面描述了组件和布置的特定实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

近年来，集成芯片上高压电路的使用已经增加。例如，近年来，蜂窝和rf(射频)器件的不断增长的市场已经导致高压电路的使用显著增加。在高压电路中，一些应用使用高压电阻器(例如，能够承受大于或等于约400v的电压的电阻器)。集成芯片上使用的一种常见类型的高压电阻器是多晶硅电阻器。高压多晶硅电阻器通常形成在将电阻器与衬底分离的隔离结构上方。高压多晶硅电阻器面临低压电路中不存在的诸如击穿问题的一些问题。例如，如果向电阻器施加大电压(例如，几百伏特)，则隔离结构两端的电压为数百伏特，并且可能导致隔离结构的电介质击穿(即，电阻器与衬底之间的电短路)，从而损坏器件。

为了防止击穿，可以在高压电阻器下面的衬底(例如，p型衬底内的n阱)内布置由结隔离来隔离的区域。结隔离允许将偏压施加到隔离结构下面的衬底，从而通过降低电阻器和衬底之间的电压差来减轻电介质击穿。然而，结击穿到受掺杂浓度的限制，导致高压电阻器经常在达到足够高的电压之前经历器件击穿。为了改进器件击穿，电阻器可以形成在隔离结构上方，并且连接至围绕电阻器的高压结端子(hvjt)器件。然而，这种电阻器具有大的尺寸。此外，由于隔离结构通常很薄，所以电阻器的电阻由于电介质击穿而仍受到限制。

本发明涉及一种能够使用小覆盖区接收高压的高压电阻器件以及相关的制造方法。在一些实施例中，高压电阻器件包括具有第一掺杂类型的第一区的衬底，该第一区沿p-n结邻接具有第二掺杂类型的上面的resurf漂移区。隔离结构位于p-n结上方，并且栅极结构位于衬底和隔离结构上方。包括电阻材料的电阻器结构位于隔离结构上方。电阻器结构具有靠近漏极区的高压端子和靠近栅极结构的低压端子。在p-n结上方形成电阻器结构导致resurf漂移区和电阻器结构内的电压沿着相同的方向逐渐减小，从而限制隔离结构上方的最大电压差，并且即使在高压(例如，大于或等于600v)处也可以减轻隔离结构的电介质击穿。

图1示出所公开的高压电阻器件100的一些实施例的截面图。

高压电阻器件100包括连接至电阻器结构120的高压晶体管结构101。高压晶体管结构101布置在衬底102内，并且包括具有第一掺杂类型(例如，p型)的第一区104和具有第二掺杂类型(例如，n型)的上面的resurf(降低的表面电场)漂移区106。在一些实施例中，第一区104可以包括本征掺杂的衬底。第一区104和resurf漂移区106的不同掺杂类型形成垂直p-n结105。具有第一掺杂类型的主体区108布置在第一区104上方，并且沿着横向p-n结107横向邻接resurf漂移区106。在resurf漂移区106内布置漏极区110。在一些实施例中，可以在主体区108内布置源极区112。漏极区110和源极区112具有第二掺杂类型，其具有比resurf漂移区106更高的掺杂浓度。

在resurf漂移区106上方布置包括介电材料(例如，氧化物)的隔离结构114。在衬底102和隔离结构114上方并且以横向位于漏极区110和源极区112之间的间隔上方的位置处布置栅极结构118。栅极结构118包括通过栅极介电层与衬底102分离的栅电极。

在隔离结构114上方布置电阻器结构120。电阻器结构120包括靠近漏极区110的高压端子122a和靠近栅极结构118的低压端子122b。电阻器结构120包括布置在高压端子122a和低压端子122b之间延伸的路径中的电阻材料(例如，多晶硅)。在衬底102上方的介电结构116内设置一个或多个导电互连结构124。一个或多个导电互连结构124配置为将电阻器结构120的高压端子122a连接至漏极区110并且将低压端子122b连接至栅极结构118和/或源极区112。

在高压电阻器件100的运行期间，高压端子122a配置为接收第一电压，并且低压端子122b配置为输出小于第一电压的第二电压。电阻器结构120配置为耗散功率以将电阻器结构120上的电压从第一电压降低至第二电压。由于高压端子122a连接至漏极区110，电阻器结构120下面的高压晶体管结构101的resurf漂移区106内也会发生电压降。

垂直p-n结105使耗尽区在resurf漂移区106内延伸得更深(例如，到resurf漂移区106的顶部)。耗尽区导致当电压施加到电阻器结构120上时沿着resurf漂移区106产生相对均匀的电场，从而使得resurf漂移区106和电阻器结构120内的电压沿相同的方向(例如，在图1中从左到右)下降。通过沿着相同的方向降低resurf漂移区106和电阻器结构120内的电压，限制隔离结构114上方的最大电压差，减轻隔离结构114的电介质击穿。

例如，图2示出电压作为所公开的高压电阻器件的resurf漂移区和电阻器结构内的位置的函数的曲线图200的一些实施例。

如曲线图200所示，p-n结导致在隔离结构(图1的114)下面的resurf漂移区(图1的106)内形成相对均匀的电场202。相对均匀的电场202导致沿着resurf漂移区分布的电压降。在一些实施例中，电压降可以从施加到高压端子的高压(例如，在约500v和约900v之间的范围内)降低到低压端子处且直接位于低压端子下面的大致为零伏特的电压。在一些实施例中，由于栅极结构118连接至低压端子，栅极结构118可保持在大致为零伏特的电压。

通过沿着resurf漂移区分布电压降，resurf漂移区内的电压204随着与漏极区的距离增加而逐渐降低。电阻器结构内的电压206也随着与漏极区的距离增加而逐渐降低。由于resurf漂移区内的电压204和电阻器结构内的电压206沿着相同的方向(例如，从漏极区至源极区)逐渐降低，所以隔离结构上方的最大电压差208受到限制。通过限制隔离结构上方的最大电压差208，所公开的电阻器结构能够在高压下使用，同时消耗小尺寸并且提供低风险的隔离结构的电介质击穿。

图3a至图3b示出所公开的高压电阻器件的一些额外的实施例。

如截面图300所示，高压电阻器件包括连接至高压晶体管结构303的电阻器结构120。高压晶体管结构303包括具有第二掺杂类型(例如，n型掺杂)的resurf漂移区304，其中，该resurf漂移区304沿着垂直p-n结接触具有第一掺杂类型(例如，p型掺杂)的衬底301的第一区302。在一些实施例中，resurf漂移区304可以包括掩埋的阱区306和位于掩埋的阱区306上方的漂移区308。在一些实施例中，掩埋的阱区306可以包括注入半导体衬底内的掺杂区，而漂移区308可以包括在半导体衬底上方生长的外延半导体材料。在其他实施例中，掩埋的阱区306和漂移区308都可以包括注入在半导体衬底内的掺杂区。

包括具有第一掺杂型的半导体材料的主体区310沿横向p-n结横向地接触漂移区308。在一些实施例中，掩埋的阱区306可以具有接触漂移区308和主体区310的上边界以及接触第一区302的下边界。在一些实施例中，掩埋的阱区306延伸超过主体区310的相对侧，从而使得主体区310通过掩埋的阱区306与衬底301电隔离。在漂移区308内布置漏极区318，并且在主体区310内布置源极区320。漏极区318和源极区320包括比掩埋的阱区306和/或漂移区308更高的第二掺杂类型的浓度(例如，n+掺杂)。在一些实施例中，可以在与源极区320相邻的位置处的主体区310内布置主体接触区322。主体接触区322具有第一掺杂类型(例如，p+掺杂)。

在一些额外的实施例中，可以在衬底301内设置第一隔离区312和第二隔离区314。第一隔离区312包括具有第二掺杂型的半导体材料并横向地接触主体区310。第二隔离区314包括具有第一掺杂型的半导体材料并横向地接触第一隔离区312。第一隔离区312和第二隔离区314配置为通过结隔离提供与相邻器件的隔离。

在衬底301上方布置隔离结构316a-316b。隔离结构316a-316b包括位于漂移区308上方的第一隔离结构316a和位于第一隔离区312上方的第二隔离结构316b。第一隔离结构316a包括面向漏极区318的第一侧和背离漏极区318的相对的第二侧。在一些实施例中，第一隔离结构316a的第二侧可以从主体区310后缩(setback)非零距离d。在一些实施例中，第一隔离结构316a和/或第二隔离结构316b可以从衬底301向外突出。在一些实施例中，例如，隔离结构316a-316b可以包括场氧化物或浅沟槽隔离区。

在第一隔离结构316a上方布置电阻器结构120和栅极结构118。电阻器结构120包括在靠近第一隔离结构316a的第一侧的高压端子122a和靠近第一隔离结构316a的第二侧的低压端子122b之间延伸的电阻材料(例如，多晶硅)的路径。栅极结构118包括栅极介电层118a和栅电极118b，其中，栅电极118b通过栅极介电层118a与第一隔离结构316a和/或衬底301分离。在一些实施例中，栅极结构118可以从第一隔离结构316a上方的第一位置连续地延伸到第一隔离结构316a和主体区310之间的第二位置。

在衬底301上方的介电结构116内设置一个或多个互连层324-326。一个或多个互连层324-326配置为将电阻器结构120的高压端子122a连接至漏极区318并且将低压端子122b连接至栅极结构118、源极区320和/或主体接触区322。图3b示出示意图328，该示意图328示出了高压晶体管结构303的源极区(s)、漏极区(d)、栅极结构(g)和电阻器结构120的高压端子122a和低压端子122b的连接的一些实施例。

再次参考图3a，在一些实施例中，一个或多个互连层324-326可以包括互连线326(配置为提供横向连接)和互连通孔324(配置为提供垂直连接)的交替层。在各个实施例中，一个或多个互连层324-326可以包括铝、铜、钨或一些其他金属。在一些实施例中，介电结构116可以包括多个堆叠的层间介电(ild)层。在各个实施例中，多个堆叠的层间介电(ild)层可以包括氧化物(例如，sio2、sico等)、氟硅酸盐玻璃、磷酸盐玻璃(例如，硼磷硅酸盐玻璃)等中一种或多种。

在高压电阻器件的运行期间，栅极结构118可以保持在零电压。然而，施加到电阻器结构120的电压将在漂移区308内产生电场。垂直p-n结(位于第一区302和resurf漂移区304之间)导致耗尽区延伸到漂移区308中，使得漂移区308内的电场相对均匀并且还在漂移区308内引起均匀分布的电压降。因为所公开的高压器件的垂直p-n结导致电压降均匀地分布在漂移区308上方，所以，公开的电阻器结构120可用于耗散大电压(例如，在约500v和约900v之间的范围内)，而不会经历第一隔离结构316a的电介质击穿。

然而，当向漏极区318施加足够高的电压(即击穿电压)时，反向偏压将导致高压晶体管结构303经历击穿。当高压晶体管结构303经历击穿时，电阻器结构120也无法正常工作。例如，图4a示出曲线图400的一些实施例，该曲线图示出示例性公开的高压电阻器件的电流与电压。如曲线图400所示，当施加到高压晶体管结构的漏极区(即，高压)的电压小于高压晶体管结构的击穿电压时，高压电阻器结构处于正常的运行状态。在正常运行状态下，高压电阻器结构配置为根据第一比例常数提供与施加的电压成比例的第一电流402。然而，当施加到高压晶体管结构的漏极区的电压超过高压晶体管结构的击穿电压时，高压电阻器结构开始发生故障，并且根据大于第一比例常数的第二常数提供与施加的电压成比例的第二电流404。

由于当施加到高压晶体管结构的漏极区的电压小于高压晶体管结构的击穿电压时，电阻器结构维持正常运行，所以在高压晶体管结构击穿之前第一隔离结构(例如，图3a的316a)的宽度w与高压电阻器结构(例如，图3a的120)所能接收的电压值成比例缩放。例如，增加第一隔离结构的宽度w会增加电阻器结构配置为接收的电压值。

图4b示出曲线图406的一些实施例的，该曲线图406示出隔离结构的宽度、所公开的高压电阻器件的击穿电压和所公开的高压晶体管结构(hvts)的直径之间的关系。

如曲线图406所示，随着第一隔离结构的宽度w增加(示出为沿x轴)，高压晶体管结构的击穿电压408成比例地增加(示出为沿着左y轴)。由于第一隔离结构的宽度w与高压晶体管结构的击穿电压成比例，所以可以对第一隔离结构的宽度w进行缩放以实现不同的击穿电压值。如曲线图406所示，随着第一隔离结构的宽度w增加(示出为沿x轴)，高压晶体管结构的直径410也成比例地增加(示出为沿着右y轴)，从而使得具有较大直径的高压电阻器结构能够接收更大的电压。例如，配置为接收600v的电压值的电阻器结构可以具有宽度w的隔离结构，其使得电阻器结构的直径为约240μm，而配置为接收电压值为800v的电阻器结构具有宽度w的隔离结构，其使电阻器结构的直径约为328μm。

应当理解，在所公开的高压电阻器结构内使用的高压晶体管结构未配置为用作晶体管，因此在漏极区和源极区之间的运行期间不存在电流路径。因此，在一些实施例中，可以从高压晶体管结构中去除源极区(例如，图3a的320)，从而减小高压电阻器件的尺寸并且还减少高压晶体管结构的泄漏(例如，通过去除泄漏路径，该泄漏路径穿过源极区320上方的接触件)。例如，图5示出具有高压晶体管结构502而没有源极区的所公开的高压电阻器件500的一些额外的实施例的截面图。

高压电阻器件500包括布置在第一隔离结构316a上方的电阻器结构120。电阻器结构120具有连接至设置在漂移区308内的漏极区318的高压端子122a和连接至主体区310内的主体接触区322的低压端子122b。主体区310不具有源极区。相反，主体接触区322具有沿着主体区310的最上表面的第一掺杂类型，其包括具有第一掺杂类型的半导体材料。在主体区310内具有第一掺杂类型的半导体材料沿着主体区310的最上表面在主体接触区322和漂移区308之间连续地延伸。在一些实施例中，主体接触区322可以布置为紧邻栅极结构118(例如，代替图3a的源极区320)，以便减小高压电阻器件500的面积。在一些这种实施例中，主体接触区322可以在栅极结构118的侧壁和第二隔离区316b的侧壁之间延伸。

在一些额外的实施例中，栅极结构118还可以电连接至另一电压，该另一电压具有比施加到低压端子122b的电压更小的电压值范围。这意味着在一些额外的实施例中，栅极结构118也可以和/或可以不电连接至电阻器结构120的低压端子122b。

图6a至图6b示出所公开的高压电阻器件的一些额外的实施例。

如图6a的截面图600所示，高压电阻器件包括连接至高压晶体管结构303的电阻器结构120。高压晶体管结构303包括由第一隔离结构316a横向围绕的漏极区318。在漏极区318和栅极结构118之间的第一隔离结构316a上方设置电阻器结构120。在一些实施例中，源极区320和/或主体接触区322也可横向围绕漏极区318。

电阻器结构120具有在面向栅极结构118的最外侧的侧壁之间延伸的宽度w。在一些实施例中，电阻器结构120的宽度w可以在约200μm和约400μm之间的范围内。在一些额外的实施例中，电阻器结构120的宽度w可以在约240μm和约330μm之间的范围内。

如图6b的顶视图604(沿着图6a的截面602)所示，在一些实施例中，漏极区318、第一隔离结构316a、栅极结构118和/或源极区320是同心环形区/结构。在一些实施例中，电阻器结构120可以遵循(follow)在高压端子122a和低压端子122b之间延伸的弯曲路径。在其他实施例中，路径可以具有不同的形状。在一些实施例中，弯曲路径以连续且加宽的曲线缠绕在漏极区318周围。在一些实施例中，路径可以被限制在第一隔离结构316a之上。

图6c至图6d示出具有高压晶体管结构502、而没有源极区的所公开的高压电阻器件500的一些额外的实施例。如图6c的截面图606和图6d的顶视图608所示，主体区310不具有源极区。在没有源极区的情况下，高压晶体管结构502具有比图6a的高压晶体管结构303更小的面积和更低的泄漏。例如，在一些实施例中，图6a的高压晶体管结构303具有由第一尺寸d1限定的第一区，以及图6c的高压晶体管结构502具有由第二尺寸d2限定的更小的第二区，其中，第二尺寸d2小于第一尺寸d1。

虽然图6a至图6d描述了具有同心环形区/结构的漏极区、第一隔离结构、栅极结构和/或源极区的所公开的高压电阻器件，应当理解，所公开的高压电阻器件的漏极区、第一隔离结构、栅极结构和/或源极区不限于这些形状。相反，在可选实施例中，漏极区、第一隔离结构、栅极结构和/或源极区可以具有如顶视图所示的不同的形状。例如，漏极区、第一隔离结构、栅极结构和/或源极区可以可选地是同心多边形的区/结构(例如，正方形、矩形、六边形等)、同心椭圆形状的区/结构、或同心非晶形状的区/结构。类似地，电阻器结构120的结构不限于弯曲路径，如图6a-图6d所示，而是可以可选地遵循具有直边缘的路径。例如，在一些可选实施例中，电阻器结构可以遵循方形螺旋路径。

图7至图13示出形成高压电阻器件的方法的一些实施例的截面图700-1300。尽管参考形成高压电阻器件的方法描述图7-图13所示的截面图700-1300，但是应当理解，图7-图13所示的结构不限于形成方法，而是可以独立于该方法。

如图7的截面图700所示，在半导体衬底的第一区302内形成掩埋的阱区306。掩埋的阱区306包括与第一区302不同的掺杂类型。例如，在一些实施例中，第一区302可以包括第一掺杂类型(例如，p型)，并且掩埋的阱区306可以包括第二掺杂类型(例如，n型)。不同掺杂类型的掩埋的阱区306和第一区302沿它们之间的界面形成垂直p-n结。

在一些实施例中，可以根据注入工艺形成掩埋的阱区306，该注入工艺将具有第二掺杂类型的掺杂剂物质选择性地引入到半导体衬底中。在一些实施例中，掺杂剂物质可以将n型掺杂剂(例如，磷或砷)引入具有p型掺杂的半导体衬底中。在各个实施例中，半导体衬底可以是任何类型的半导体主体(例如，硅、sige、soi等)以及与其相关的任何其他类型的半导体和/或外延层。

如图8的截面图800所示，在掩埋的阱区306上方形成漂移区308，并且在横向邻近漂移区308的位置形成主体区310。

漂移区308包括具有第二掺杂类型的半导体材料，并且与掩埋的阱区306共同形成位于衬底301内的resurf漂移区304。在一些实施例中，可以通过注入工艺形成漂移区308，该注入工艺选择性地将具有第二掺杂类型的掺杂剂物质注入到衬底301中。在一些这种实施例中，掺杂剂物质可以将n型掺杂剂(例如，磷或砷)引入到衬底301中。在一些实施例中，可以在注入工艺之后，通过在具有第一区302的半导体衬底上方外延生长半导体材料来形成漂移区308。

主体区310包括具有第一掺杂类型的半导体材料。不同掺杂类型的漂移区308和主体区310沿它们之间的界面形成横向p-n结。在一些实施例中，可以通过注入工艺形成主体区310，该注入工艺选择性地将具有第一掺杂类型的掺杂剂物质注入到衬底301中。在一些实施例中，具有第一掺杂类型的掺杂剂物质可以包括例如硼。在其他实施例中，可以在注入工艺之后，通过在具有第一区302的半导体衬底上方外延生长半导体材料来形成主体区310。

在一些额外的实施例中，可以在衬底301内形成第一隔离区312和第二隔离区314。第一隔离区312具有第二掺杂类型并横向邻接主体区310。第二隔离区314具有第一掺杂类型并横向邻接第一隔离区312。在各个实施例中，可以通过注入工艺和/或通过外延生长工艺形成第一隔离区312和第二隔离区314。

如图9的截面图900所示，在衬底301上方形成隔离结构316a-316b。隔离结构316a-316b包括形成在漂移区308上方的第一隔离结构316a和形成在第一隔离区312上方的第二隔离结构316b。在各个实施例中，隔离结构316a-316b可以包括场氧化物或浅沟槽隔离(sti)结构。第一隔离结构316a具有宽度w，宽度w取决于高压电阻器件配置为接收的期望电压值。例如，如果高压电阻器件配置为接收具有第一值的电压，则第一隔离结构316a形成为具有第一宽度，而如果高压电阻器件配置为接收具有大于第一值的第二值的电压，则第一隔离结构316a形成为具有大于第一宽度的第二宽度。

在一些实施例中，可以通过热生长工艺形成第一隔离结构316a和第二隔离结构316b。例如，在一些实施例中，掩模层(例如，si3n4)可以形成在衬底301上方，并且使用光刻技术进行图案化。衬底301后续在潮湿或干燥的环境中暴露于升高的温度。升高的温度导致氧化物在衬底301的未掩蔽区中生长以形成第一隔离结构316a和第二隔离结构316b。后续去除掩模层。在其他实施例中，可以通过选择性地蚀刻衬底301以形成沟槽并且后续在沟槽内沉积一种或多种介电材料来形成第一隔离结构316a和第二隔离结构316b。

如图10的截面图1000所示，在漂移区308、主体区310和第一隔离结构316a上方形成栅极结构118。栅极结构118包括通过栅极介电层118a与漂移区308、主体区310和第一隔离结构316a分离的栅电极118b。在一些实施例中，可以通过沉积栅极介电膜和栅电极膜来形成栅极结构118。在各个实施例中，栅极介电膜可以包括二氧化硅(sio2)或高k电介质，而栅电极可以包括掺杂的多晶硅或金属(例如铝)。后续图案化栅极介电膜和栅电极膜以形成栅极介电层118a和栅电极118b。

如图11的截面图1100所示，沿着第一隔离结构316a的与栅极结构118相对的第一侧在漂移区308内形成具有第二掺杂类型(例如，n型)的漏极区318。在一些额外的实施例中，可以沿着第一隔离结构316a的第二侧在主体区310内形成具有第二掺杂类型(例如，n型)的源极区320和/或具有第一掺杂类型(例如，p型)的主体接触区322。在一些实施例中，可以通过一个或多个注入工艺形成漏极区318和/或源极区320，该注入工艺将一种或多种掺杂剂物质(例如，磷或砷)选择性地注入到衬底301中，同时可以通过单独的注入工艺形成主体接触区322，该单独的注入工艺将一种或多种掺杂剂物质(例如硼)选择性地注入到衬底301中。

如图12的截面图1200所示，在第一隔离结构316a上方形成电阻器结构120。可以通过在第一隔离结构316a上方沉积电阻材料并且后续图案化电阻材料以形成在靠近漏极区318的高压端子122a和靠近主体区310的低压端子122b之间延伸的路径来形成电阻器结构120。在一些实施例中，电阻材料可以包括通过沉积技术(例如，物理汽相沉积(pvd)、化学汽相沉积(cvd)、pe-cvd、原子层沉积(ald)、溅射等)形成的多晶硅。

在一些实施例中，可以在形成栅电极118b的同时形成电阻器结构120。在这种实施例中，栅电极118b和电阻器结构120包括相同的导电材料(例如，多晶硅)，并且使用相同的图案化工艺进行图案化。在其他实施例中，可以在形成栅电极118b之前或之后形成电阻器结构120。在这种实施例中，栅电极118b和电阻器结构120可以包括相同的材料(例如，多晶硅)或不同的材料。

如图13的截面图1300所示，在衬底301上方的介电结构116内形成一个或多个互连层324-326。一个或多个互连层324-326配置为将电阻器结构120的高压端子122a连接至漏极区318。在一些实施例中，一个或多个互连层324-326还配置为将电阻器结构120的低压端子122b连接至栅极结构118、源极区320和/或主体接触区322。

在一些实施例中，可以使用镶嵌工艺(例如，单镶嵌工艺或双镶嵌工艺)形成一个或多个互连层324-326。通过在衬底301上方形成ild层、蚀刻ild层以形成通孔和/或金属沟槽以及用导电材料填充通孔和/或金属沟槽来实施镶嵌工艺。在一些实施例中，可以通过物理汽相沉积技术(例如，pvd、cvd、pe-cvd、ald等)沉积ild层，并且可以使用沉积工艺和/或电镀工艺(例如，电镀、化学镀等)来形成导电材料。在各个实施例中，例如，一个或多个互连层324-326可以包括钨、铜或铝铜。

图14示出根据一些实施例的形成高压器件的方法1400的一些实施例的流程图。

虽然方法1400在本文中示出和描述为一系列的步骤或事件，但是应当理解，这些步骤或事件的示出顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了本文描述和示出之外的其他步骤或事件同时发生。另外，并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外，可在一个或多个单独的步骤和/或阶段中执行本文所述步骤的一个或多个。

在1402处，确定与要施加到电阻器结构的期望电压值相对应的隔离结构的宽度。

在1404处，在具有第一掺杂类型的半导体衬底的第一区上方形成具有第二掺杂类型的resurf漂移区。resurf漂移区在resurf漂移区和第一区域之间形成垂直p-n结。在一些实施例中，可以根据步骤1406-1408形成resurf漂移区。在1406处，在具有第一掺杂类型(例如，p型)的衬底内形成具有第二掺杂类型(例如，n型)的掩埋的阱区。在1408处，在掩埋的阱区上方形成具有第二掺杂类型的漂移区。图7和图8示出与步骤1404相对应的一些实施例的截面图700-800。

在1410处，在横向邻接resurf漂移区的位置处形成主体区。图8示出与步骤1410相对应的一些实施例的截面图800。

在1412处，在resurf漂移区上方形成具有宽度的隔离结构。图9示出与步骤1412相对应的一些实施例的截面图900。

在1414处，在主体区、resurf漂移区和/或隔离结构上方形成栅极结构。图10示出与步骤1414相对应的一些实施例的截面图1000。

在1416处，在resurf漂移区内形成漏极区。图11示出与步骤1416相对应的一些实施例的截面图1100。

在1418处，在主体区内形成源极区和/或主体接触区。图11示出与步骤1418相对应的一些实施例的截面图1100。

在1420处，在隔离结构上方形成电阻器结构。电阻器结构具有靠近漏极区的高压端子和靠近主体区的低压端子。图12示出与步骤1420相对应的一些实施例的截面图1200。

在1422处，形成一个或多个互连层，以将电阻器结构的高压端子连接至漏极区并且将电阻器的低压端子连接至栅极区、源极区和/或主体接触区。图13示出与步骤1422相对应的一些实施例的截面图1300。

因此，本发明涉及一种能够使用小覆盖区接收高压的高压电阻器件以及相关的制造方法。

在一些实施例中，本发明涉及一种高压电阻器件。该电阻器件包括：衬底，包括具有第一掺杂类型的第一区；漂移区，布置在第一区上方的衬底内且具有第二掺杂型；主体区，具有第一掺杂类型并且横向接触漂移区；漏极区，布置在漂移区内且具有第二掺杂型；隔离结构，位于漏极区和主体区之间的衬底上方；以及电阻器结构，位于隔离结构上方且具有连接至漏极区的高压端子和连接至隔离结构上方的栅极结构的低压端子。在一些实施例中，电阻器结构包括多晶硅。在一些实施例中，隔离结构围绕漏极区。在一些实施例中，电阻器结构沿着电阻材料的弯曲路径在高压端子和低压端子之间延伸。在一些实施例中，电阻器件还包括具有第二掺杂类型的掩埋的阱区，掩埋的阱区具有接触漂移区和主体区的上边界和接触第一区的下边界。在一些实施例中，掩埋的阱区将主体区与第一区完全分离。在一些实施例中，电阻器件还包括具有第一掺杂类型并且布置在主体区内的主体接触区，电阻器结构的低压端子还连接至主体接触区。在一些实施例中，主体接触区沿着主体区的最上表面布置；并且具有第一掺杂类型的半导体材料沿着主体区的最上表面在主体接触区和漂移区之间连续地延伸。在一些实施例中，电阻器件还包括源极区，布置在主体区内且具有第二掺杂类型；以及一个或多个互连层，布置在衬底上方的介电结构内，并配置为将高压端子连接至漏极区，并且将低电端子连接至栅极结构和源极区。

在其他实施例中，本发明涉及一种高压电阻器件。电阻器件包括：衬底，包括具有第一掺杂类型的第一区；resurf漂移区，具有第二掺杂类型且沿着p-n结接触第一区；隔离结构，位于resurf漂移区上方；漏极区，具有第二掺杂类型且设置在resurf漂移区内，漏极区具有与p-n结分离的最低边界；以及电阻器结构，位于隔离结构上方，电阻器结构具有靠近隔离结构的面向漏极区的第一侧的高压端子和靠近隔离结构的远离漏极区的第二侧的低压端子。在一些实施例中，电阻器件还包括主体区，具有第一掺杂类型并横向接触resurf漂移区。在一些实施例中，电阻器件还包括布置在隔离结构和主体区之间的衬底上方的栅极结构。在一些实施例中，电阻器件还包括一个或多个互连层，布置在衬底上方的介电结构内并配置为将高压端子连接至漏极区，并且将低电端子连接至栅极结构。在一些实施例中，resurf漂移区包括具有第二掺杂类型的掩埋的阱区；以及具有第二掺杂类型的漂移区，掩埋的阱区横向延伸穿过漂移区至主体区下面的位置。在一些实施例中，电阻器件还包括第一隔离区和第二隔离结构，其中，该第一隔离区包括具有第二掺杂类型的半导体材料并横向接触主体区，第二隔离结构包括布置在主体区和第一隔离区上方的介电材料。在一些实施例中，电阻器结构包括设置在弯曲路径中的电阻材料，其中，该弯曲路径在漏极区周围以连续且逐渐变宽的曲线缠绕在高压端子和低压端子之间。在一些实施例中，隔离结构是围绕漏极区的环形结构，并且电阻器结构被限定在隔离结构上方。

还在其他实施例中，本发明涉及一种形成高压电阻器件的方法。该方法包括确定与要施加到电阻器结构的期望电压值相对应的隔离结构的宽度；在衬底内形成resurf漂移区，resurf漂移区包括第二掺杂型并接触具有第一掺杂类型的下面的衬底的第一区(例如，图1的104)；形成具有第一掺杂类型并横向接触resurf漂移区的主体区；在resurf漂移区上方形成隔离结构，隔离结构具有在第一侧和面向主体区的相对的第二侧之间延伸的宽度；并且在隔离结构上方形成电阻器结构，电阻器结构具有靠近第一侧的高压端子和靠近第二侧的低压端子。在一些实施例中，resurf漂移区包括具有第二掺杂类型的掩埋的阱区；以及具有第二掺杂类型的漂移区，其中，掩埋的阱区横向延伸穿过漂移区至主体区下面的位置。在一些实施例中，该方法还包括沿着第一侧在resurf漂移区内形成漏极区，并沿着第二侧形成栅极结构；以及在衬底上方的介电结构内形成一个或多个互连层，其中，一个或多个互连层配置为将高压端子连接至漏极区，并将低压端子连接至栅极结构。

还在其他实施例中，本发明涉及一种形成高压电阻器件的方法。该方法包括确定与要施加到电阻器结构的期望电压值相对应的隔离结构的宽度；在衬底内形成高压晶体管结构，高压晶体管结构包括横向邻接主体区的漂移区和漂移区内的漏极区；在漂移区上方形成隔离结构，隔离结构具有通过宽度与第二侧分离的第一侧；并且在隔离结构上方形成电阻器结构，电阻器结构具有靠近第一侧并且连接至漏极区的高压端子和靠近第二侧的低压端子。在一些实施例中，形成高压晶体管结构包括在具有第一掺杂类型的衬底的区域上方形成具有第二掺杂类型的漂移区；形成具有第一掺杂类型的主体区；以及形成具有第二掺杂类型的漏极区。在一些实施例中，形成高压晶体管结构还包括在主体区内形成具有第一掺杂类型的主体接触区，低压端子连接至主体接触区。在一些实施例中，形成电阻器结构包括在隔离结构上方沉积电阻材料；并且图案化电阻材料以限定在高压端子和低压端子之间延伸的路径。在一些实施例中，路径包括以连续和加宽的曲线缠绕在漏极区周围的弯曲路径。在一些实施例中，该方法还包括沿着第二侧形成栅极结构，栅极结构从隔离结构上方的第一位置连续地延伸至横向接触隔离结构的第二位置。在一些实施例中，隔离结构通过非零距离与主体区分离。

还在其他实施例中，本发明涉及一种形成高压电阻器件的方法。该方法包括在衬底内形成漂移区，漂移区包括第二掺杂类型且垂直接触具有第一掺杂类型的衬底的区域；在衬底内形成主体区，主体区具有第一掺杂型并横向接触漂移区；在漂移区上方形成隔离结构；在隔离结构上方形成电阻器结构，电阻器结构沿着高压端子和低压端子之间的弯曲路径延伸；以及在衬底上方的介电结构内形成一个或多个互连层，一个或多个互连层将高压端子连接至布置在漂移区内且具有第二掺杂型的漏极区。在一些实施例中，该方法还包括在主体区内形成具有第一掺杂类型的主体接触区，一个或多个互连层将低压端子连接至主体接触区。在一些实施例中，该方法还包括在隔离结构和主体区之间形成栅极结构。在一些实施例中，形成电阻器结构包括在隔离结构上方沉积电阻材料；以及图案化电阻材料以限定在高压端子和低压端子之间延伸的弯曲路径。在一些实施例中，弯曲路径以连续且加宽的曲线缠绕在漏极区周围。在一些实施例中，隔离结构通过非零距离与主体区分离。

在一些实施例中，本发明涉及一种高压电阻器件。电阻器件包括高压晶体管结构，布置在衬底内；隔离结构，布置在高压晶体管结构上方，隔离结构具有第一侧和第二侧；以及电阻器结构，位于隔离结构上方，并且具有沿着隔离结构的第一侧连接至布置在衬底内的漏极区的高压端子和靠近隔离结构的第二侧的低压端子，高压晶体管结构配置为在漏极区和第二侧之间的衬底内提供降低的电压。在一些实施例中，高压晶体管结构包括漂移区，具有第二掺杂类型，并布置在具有第一掺杂类型的衬底的第一区上方；以及主体区，具有第一掺杂类型并横向接触漂移区。在一些实施例中，主体区不包括源极区。在一些实施例中，第一掺杂型为p型，第二掺杂型为n型。在一些实施例中，隔离结构从漂移区向外突出。在一些实施例中，电阻器结构具有在最外侧壁之间延伸的在约200μm和约400μm之间的范围内的宽度。在一些实施例中，电阻器结构配置为当第一电压小于高压晶体管结构的击穿电压时，根据第一比例常数提供与要施加到高压端子上的第一电压成比例的第一电流；并且电阻器结构配置为当第二电压大于高压晶体管结构的击穿电压时，根据比第一比例常数更大的第二比例常数提供与将施加到高压端子的第二电压成比例的第二电流。

根据本发明的一些实施例，提供了一种高压电阻器件，包括:衬底，包括具有第一掺杂类型的第一区；漂移区，布置在所述第一区上方的所述衬底内并且具有第二掺杂类型；主体区，具有所述第一掺杂类型并横向接触所述漂移区；漏极区，布置在所述漂移区内并且具有所述第二掺杂类型；隔离结构，位于所述漏极区和所述主体区之间的所述衬底上方；以及电阻器结构，位于所述隔离结构上方，并且具有连接至所述漏极区的高压端子和连接至所述隔离结构上方的栅极结构的低压端子。

在上述高压电阻器件中，所述电阻器结构包括多晶硅。

在上述高压电阻器件中，所述隔离结构围绕所述漏极区。

在上述高压电阻器件中，所述电阻器结构沿着电阻材料的弯曲路径在所述高压端子和所述低压端子之间延伸。

在上述高压电阻器件中，还包括：掩埋的阱区，具有所述第二掺杂类型，其中，所述掩埋的阱区具有接触所述漂移区和所述主体区的上边界和接触所述第一区的下边界。

在上述高压电阻器件中，所述掩埋的阱区将所述主体区与所述第一区完全分离。

在上述高压电阻器件中，还包括：主体接触区，包括所述第一掺杂类型并且布置在所述主体区内，其中，所述电阻器结构的低压端子进一步连接至所述主体接触区。

在上述高压电阻器件中，所述主体接触区沿着所述主体区的最上表面布置；以及其中，具有所述第一掺杂类型的半导体材料沿着所述主体区的最上表面在所述主体接触区和所述漂移区之间连续地延伸。

在上述高压电阻器件中，还包括：源极区，布置在所述主体区内并且具有所述第二掺杂类型；以及一个或多个互连层，布置在所述衬底上方的介电结构内，并配置为将所述高压端子连接至所述漏极区，并且将所述低压端子连接至所述栅极结构和所述源极区。

根据本发明的另一些实施例，还提供了一种高压电阻器件，包括:衬底，包括具有第一掺杂类型的第一区；resurf(降低的表面电场)漂移区，具有第二掺杂类型，沿p-n结接触所述第一区；隔离结构，位于所述resurf漂移区上方；漏极区，具有所述第二掺杂类型且设置在所述resurf漂移区内，其中，所述漏极区具有与所述p-n结分离的最低边界；以及电阻器结构，位于所述隔离结构上方，其中，所述电阻器结构具有高压端子和低压端子，所述高压端子靠近所述隔离结构的面向所述漏极区的第一侧，所述低压端子靠近所述隔离结构的远离所述漏极区的第二侧。

在上述高压电阻器件中，还包括：主体区，具有所述第一掺杂类型并横向接触所述resurf漂移区。

在上述高压电阻器件中，还包括：栅极结构，布置在所述隔离结构和所述主体区之间的所述衬底上方。

在上述高压电阻器件中，还包括：一个或多个互连层，布置在所述衬底上方的介电结构内，并配置为将所述高压端子连接至所述漏极区，并且将所述低压端子连接至所述栅极结构。

在上述高压电阻器件中，所述resurf漂移区包括：掩埋的阱区，具有所述第二掺杂类型；以及漂移区，具有所述第二掺杂类型，其中，所述掩埋的阱区横向延伸穿过所述漂移区至所述主体区下面的位置。

在上述高压电阻器件中，还包括：第一隔离区，包括具有所述第二掺杂类型的半导体材料并横向接触所述主体区；以及第二隔离结构，包括布置在所述主体区和所述第一隔离区上方的介电材料。

在上述高压电阻器件中，所述电阻器结构包括设置在弯曲路径中的电阻材料，其中，所述弯曲路径在所述漏极区周围以连续且逐渐变宽的曲线缠绕在所述高压端子和所述低压端子之间。

在上述高压电阻器件中，所述隔离结构是围绕所述漏极区的环形结构，并且其中，所述电阻器结构被限定在所述隔离结构之上。

根据本发明的另一些实施例，还提供了一种形成高压电阻器件的方法，包括：确定与将施加到电阻器结构的期望电压值相对应的隔离结构的宽度；在衬底内形成resurf漂移区，其中，所述resurf漂移区包括第二掺杂类型并接触具有第一掺杂类型的下面的所述衬底的第一区；形成主体区，所述主体区具有所述第一掺杂类型并横向接触所述resurf漂移区；在所述resurf漂移区上方形成所述隔离结构，其中，所述隔离结构具有在第一侧和面向所述主体区的相对的第二侧之间延伸的宽度；以及在所述隔离结构上方形成所述电阻器结构，其中，所述电阻器结构具有靠近所述第一侧的高压端子和靠近所述第二侧的低压端子。

在上述方法中，所述resurf漂移区包括：掩埋的阱区，具有所述第二掺杂类型；以及漂移区，具有所述第二掺杂类型，其中，所述掩埋的阱区横向延伸穿过所述漂移区至所述主体区下面的位置。

在上述方法中，还包括：在所述resurf漂移区内沿着所述第一侧形成漏极区，并沿着所述第二侧形成栅极结构；以及在所述衬底上方的介电结构内形成一个或多个互连层，其中，所述一个或多个互连层配置为将所述高压端子连接至所述漏极区，并将所述低压端子连接至所述栅极结构。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。