半导体装置及其形成方法与流程

本发明实施例关于一种半导体装置的形成方法。

背景技术：

随着半导体装置持续地微缩化(down-scaling)，各种制程技术(例如微影)适用于允许制造尺寸越来越小的装置。然而，随着半导体制程具有越来越小的制程容许范围(processwindows)，这些装置的制造已经接近甚至超过了微影设备的理论极限。随着半导体装置持续地缩小，元件之间所需的间隔(即，间距)小于可使用传统光学掩模和微影设备所能够制造的间距。

技术实现要素：

根据一些实施例，本发明提供一种半导体装置的形成方法，包括：形成第一掩模层于基底上；将第一掩模层上方的多个第一间隔物图案化；形成抗反射层于第一间隔物上方；形成蚀刻停止层于抗反射层上方；形成第二掩模层于蚀刻停止层上方；将第二掩模层中的多个开口图案化，该些开口的每一个上覆于第一间隔物的相应的一对；使该些开口延伸穿过该抗反射层及第一间隔物的相应的一对之间；形成反相材料于第二掩模层上方及该些开口之中；移除抗反射层、蚀刻停止层及第二掩模层；及使用第一间隔物及反相材料的剩余部分作为第一蚀刻掩模，以将第一掩模层图案化。

根据一些实施例，本发明提供一种半导体装置的形成方法，包括：将第一掩模层上方的多个第一心轴图案化；形成第一间隔层在第一心轴的侧壁和顶部上；移除第一间隔层的水平部分，其中第一间隔层的剩余垂直部分形成第一间隔物；在移除第一间隔层的水平部分之后，沉积反相材料于第一间隔物之间；以及将第一间隔物和反相材料组合并作为第一蚀刻掩模以将第一掩模层图案化。

根据一些实施例，本发明提供一种半导体装置的形成方法，包括：形成多个间隔物在目标层上方；形成抗反射层在间隔物上方；在抗反射层上形成第一掩模层；形成第一三层光阻在第一掩模层上方；使用第一三层光阻并利用第一开口以将第一掩模层图案化；移除第一三层光阻；形成第二三层光阻在第一掩模层上方；使用第二三层光阻并利用第二开口以将第一掩模层图案化；移除第二三层光阻；以及沉积反相材料在第一和第二开口之中，反相材料设置在间隔物之间。

附图说明

以下将配合所附附图详述本发明的实施例，应注意的是，依照工业上的标准实施，以下图示并未按照比例绘制，事实上，可能任意的放大或缩小元件的尺寸以便清楚表现出本发明的特征。而在说明书及附图中，除了特别说明外，同样或类似的元件将以类似的符号表示。

图1至图13绘示根据一些实施例，形成在晶片100上的目标层102中的特征的中间阶段的剖面图。

图14a至22b绘示根据一些示例性实施例，形成目标层中的特征的另外的中间阶段的透视图和剖面图。

图23a至26b绘示根据一些示例性实施例，形成目标层中的特征的另外的中间阶段的顶视图和剖面图。

【符号说明】

晶片100

目标层102

第一区100a

第二区100b

蚀刻停止层104

抗反射涂层(arc)106

硬掩模层108

第一介电硬掩模层110

第一心轴层112

第二介电硬掩模层114

第二心轴层116

底层118

中间层120

上层122

开口124

第一间隔层126

第一间隔物128

底层130

中间层132

上层134

开口136

第二间隔层138

第二间隔物140

底层142

中间层144

上层146

开口148

底层150

中间层152

第一层152a

第二层152b

底层154

中间层156

上层158

第一掩模开口160

底层162

中间层164

上层166

第二掩模开口168

反相材料170

切块掩模172

切块180

间距p1

间距p2

间距p3

宽度w1

宽度w2

宽度w3

宽度w4

厚度t1

厚度t2

线-a

线-b

线-c

具体实施方式

以下提供许多不同的实施方法或是例子来实行各种实施例的不同特征。以下描述具体的元件及其排列的例子以阐述本发明。当然这些仅是例子且不该以此限定本发明的范围。例如，元件的尺寸并不限定于所揭露的范围或数值，而是取决于制程条件及/或装置所期望的性质。此外，在描述中提及第一个元件形成于第二个元件上时，其可以包括第一个元件与第二个元件直接接触的实施例，也可以包括有其他元件形成于第一个与第二个元件之间的实施例，其中第一个元件与第二个元件并未直接接触。为简化及清楚起见，各种特征可任意绘制成不同尺寸。

此外，其中可能用到与空间相关的用词，像是“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些关系词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系。这些空间关系词包括使用中或操作中的装置的不同方位，以及图示中所描述的方位。装置可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。

根据一些实施例，本发明提供一种半导体装置及方法。特别地，实行自对准四重图案化(self-alignedquadruplepatterning,saqp)以将基底上的线图案化。图案化的线之间距为最小微影间距的四分之一。形成第一图案化的线，在第一图案化的线之间形成第二图案化的线，且在第一及第二图案化的线之间形成第三图案化的线。在完成线图案的形成之后，在线图案上方形成掩模层。使用三层光阻并以用于线图案的切块图案将掩模层图案化。接着，将切块图案转移到线图案。将切块图案作为掩模以将下方目标层图案化。下方目标层可为用于各种目的的层。举例而言，目标层可为用于形成互连线的低介电常数(low-k)介电层。或者，目标层可为半导体基底，且图案可对应于形成在基底上的半导体鳍。在所有线图案形成之后才切割线图案可降低在将线图案化的中间阶段期间即切割线图案的复杂性，且可简化后段制程(backendofline,beol)处理。此外，在形成所有线图案之后才切割线图案可减少切割期间可能形成的缺陷量。

图1至图13绘示根据一些示例性实施例，形成特征于晶片100上的目标层102中的中间阶段的剖面图。根据本发明实施例，目标层102在自对准四重图案化(saqp)制程中将被蚀刻的层，且其中将形成多个图案。

晶片100可具有一些区域。举例而言，范例实施例绘示出第一区100a和第二区100b。可在形成的特征之间对不同的区域进行处理以使其具有不同的间距。特别地，可对一些区域进行处理以形成尺寸为最小微影间距(photolithographicpitch)的四分之一的特征，且其它区域可形成具有更大的尺寸的特征。在所示的实施例中，第一区100a中的图案在最小微影间距的四分之一处形成，且第二区100b中的图案在不同的间距处形成，上述不同的间距可以是或不是最小微影间距的一部分。

在一些实施例中，目标层102为金属间介电层(inter-metaldielectric,imd)。在此实施例中，金属间介电层(imd)可形成在包含主动装置的基底上方，且可在金属间介电层(imd)中形成导电特征(例如：铜线、铜通孔及/或钴插塞)。举例而言，金属间介电层(imd)可由介电常数值(kvalue)低于3.8、低于约3.0或低于约2.5的介电材料所制成。在替代实施例中，金属间介电层(imd)为介电常数值高于3.8的高介电常数(high-k)介电层。可通过自对准四重图案化(saqp)制程将金属间介电层(imd)图案化，随后的制程步骤可用于形成金属线及/或通孔于金属间介电层(imd)层中。

在一些实施例中，目标层102为半导体基底。半导体基底可由诸如硅、硅锗等的半导体材料所制成。在一些实施例中，半导体基底为晶体半导体基底，例如：晶体硅基底、晶体硅碳基底、晶体硅锗基底、iii-v族化合物半导体基底等。可通过自对准四重图案化(saqp)制程将半导体基底图案化，且随后的制程步骤可用于形成浅沟槽隔离(shallowtrenchisolation,sti)区于基底中。半导体鳍可从已形成的浅沟槽隔离(sti)区之间突出。可形成源极/漏极区于半导体鳍中，且可形成栅极介电层及栅极电极层于鳍的通道区上方，从而形成半导体装置(例如：鳍式场效晶体管(finfieldeffecttransistors,finfet))于晶片100上。

在图1中，形成包含目标层102的薄膜堆叠。可形成目标层102于蚀刻停止层104上，且目标层102可用作随后对目标层102所实行的蚀刻制程的停止层。用于形成蚀刻停止层104的材料和制程可取决于目标层102的材料。在一些实施例中，蚀刻停止层104可由氮化硅、sion、sicon、sic、sioc、sicxny、siox、其它介电质、上述的组合等所制成，且可通过等离子体增强化学气相沉积(plasmaenhancedchemicalvapordeposition,pecvd)、低压化学气相沉积(lowpressurecvd,lpcvd)、物理气相沉积(physicalvapordeposition,pvd)等以形成蚀刻停止层104。蚀刻停止层104为可选的；在目标层102用于形成鳍式场效晶体管(finfet)的半导体基底的实施例中，可省略蚀刻停止层104。

薄膜叠层还包括形成在目标层102上的抗反射涂层(anti-reflectivecoating,arc)106。在光阻层的图案化期间，抗反射涂层(arc)106有助于上覆光阻层(将于下方讨论)的曝光和聚焦。在一些实施例中，抗反射涂层(arc)106可由sion、碳化硅、掺杂有氧(o)和氮(n)的材料等所制成。在一些实施例中，抗反射涂层(arc)106大抵上不含氮，且可由氧化物所制成。在此实施例中，抗反射涂层(arc)106亦可称为无氮抗反射涂层(nitrogen-freearc,nfarc)。可通过等离子体增强化学气相沉积(pecvd)、高密度等离子体(high-densityplasma,hdp)沉积等以形成抗反射涂层(arc)106。

薄膜叠层还包括形成在抗反射涂层(arc)106上的硬掩模层108。硬掩模层108可由包含金属的材料所制成，例如：氮化钛、钛、氮化钽、钽等，且可通过物理气相沉积(pvd)、射频物理气相沉积(radiofrequencypvd,rfpvd)、原子层沉积(atomiclayerdeposition,ald)等以形成硬掩模层108。硬掩模层108也可由诸如sin的非金属材料所制成。相对于相同的蚀刻制程，硬掩模层108的材料对于目标层102具有选择性。在随后的制程步骤中，使用自对准四重图案化(saqp)制程在硬掩模层108上形成图案。接着，将硬掩模层108用作蚀刻掩模，其中硬掩模层108的图案被转移到目标层102。

薄膜堆叠还包括形成在硬掩模层108上的第一介电硬掩模层110。第一介电硬掩模层110可从氧化硅所制成，例如：硼硅酸四乙基原硅酸盐(borophosphosilicatetetraethylorthosilicate,bpteos)或未掺杂的四乙基原硅酸盐(tetraethylorthosilicate,teos)氧化物，且可通过化学气相沉积(cvd)、原子层沉积(ald)、旋转涂布等形成第一介电硬掩模层110。第一介电硬掩模层110在第一心轴层112的蚀刻期间作为蚀刻停止层。在一些实施例中，第一介电硬掩模层110亦作为抗反射涂层。

薄膜堆叠还包括形成在第一介电硬掩模层110上的第一心轴层112。第一心轴层112可由诸如非晶硅的半导体所制成，或者第一心轴层112可由对于底层(例如：第一介电硬掩模层110)具有高蚀刻选择性的另一种材料所制成。

薄膜堆叠还包括形成在第一心轴层112上的第二介电硬掩模层114。第二介电硬掩模层114可由选自与第一介电硬掩模层110相同的候选材料所制成，且可使用选自与用于形成第一介电硬掩模层110相同的候选方法的群组以形成第二介电硬掩模层114。第一介电硬掩模层110和第二介电硬掩模层114可由相同的材料所制成，或者可包括不同的材料。第二介电硬掩模层114由对于第一心轴层112具有高蚀刻选择性的材料所制成。

薄膜堆叠还包括形成在第二介电硬掩模层114上的第二心轴层116。第二心轴层116可由选自与第一心轴层112相同的候选材料所制成，且可使用选自与用于形成第一心轴层112相同的候选方法的群组以形成第二心轴层116。第一心轴层112和第二心轴层116可由相同的材料所制成，或者可包含不同的材料。第二心轴层116由对于第二介电硬掩模层114具有高蚀刻选择性的材料所制成。

再者，在图1中，形成三层光阻于薄膜堆叠上。三层光阻包括底层118、位于底层118上方的中间层120及位于中间层120上方的上层122。底层118和上层122可由光阻所制成，其包括有机材料。底层118可为底部抗反射涂层(bottomanti-reflectivecoating,barc)。中间层120可由无机材料所制成或包括无机材料，其可为氮化物(例如：氮化硅)、氧氮化物(例如：氮氧化硅)、氧化物(例如：氧化硅)等。上层122为感光材料。中间层120相对于上层122和底层118具有高蚀刻选择性。因此，上层122用作中间层120的图案化的蚀刻掩模，且中间层120用作底层118的图案化的蚀刻掩模。

使用任何合适的微影技术将上层122图案化以在其中形成开口124。开口124可在平面图中具有条形。第一区100a中开口124的间距p1可为开口124的宽度w1的约三倍。在一实施例中，开口124的间距p1为约108nm。在全文描述中，开口124的图案也可称为“线-a(line-a)”图案。

作为图案化上层122的范例，光掩模(未示出)可设置在上层122上方，接着可将其暴露于辐射束，辐射束包括紫外光(uv)或准分子激光(例如：来自氟化氪(kryptonfluoride,krf)准分子激光的248nm光束、来自氟化氩(argonfluoride,arf)准分子激光的193nm光束或来自氟气(fluoride,f2)准分子激光的157nm光束)。可使用浸没式微影系统(immersionlithographysystem)来实行顶光阻层的曝光以提高解析度并降低最小可达成的间距。可实行烘烤或固化操作以硬化上层122，且可使用显影剂以移除上层122的曝光或未曝光部分，这取决于使用正型光阻或负型光阻。

在上层122的图案化之后，上层122的图案在蚀刻制程中转移到中间层120。蚀刻制程为异向性的，使得上层122中的开口124延伸穿过中间层120，且开口124在中间层120中具有与其在上层122中大致相同的尺寸。

在图2中，实行修整制程以增加中间层120中开口124的尺寸。在一实施例中，修整制程为利用制程气体的异向性等离子体蚀刻制程，制程气体包括o2、co2、n2/h2、h2等、上述的组合或适合修整中间层120的其它任何气体。修整可增加开口124的宽度w1，并减小中间层120在开口124之间的部分的宽度w2。在修整之后，第一区100a中宽度w1与宽度w2的比例可以为约5：3。在一实施例中，在修整之后，第一区100a的开口124的宽度w1为约67.5nm，中间层120在第一区100a中的部分的宽度w2为约40.5nm。在修整制程之后，实行第一心轴蚀刻制程以将中间层120的图案转移到底层118，从而将开口124延伸穿过底层118。

在图3中，继续进行第一心轴蚀刻制程以将底层118的图案转移到第二心轴层116。在第一心轴蚀刻制程期间，可消耗上层122、中间层120和底层118。在一些实施例中，可实行灰化处理以移除底层118的剩余残余物。第二心轴层116的剩余部分在此被称为第二中间心轴116。第一心轴蚀刻制程为异向性蚀刻，因此开口124的宽度大约等于宽度w1，且开口124之间的第二中间心轴116的宽度大约等于宽度w2。

在图4中，共形地形成第一间隔层126于晶片100上方。在形成之后，第一间隔层126沿着第二中间心轴116的顶表面和侧壁以及开口124中第二介电硬掩模层的顶表面延伸。选择对第二介电硬掩模层114具有高蚀刻选择性的材料作为第一间隔层126的材料。第一间隔层126可由alo、aln、alon、tan、tin、tio、si、sio、sin、金属、金属合金等所制成，且可使用诸如原子层沉积(ald)、化学气相沉积(cvd)等任何合适的制程来沉积第一间隔层126。

如图4所示，第一间隔层126形成为共形层，其水平部分的厚度t1和其垂直部分的厚度t2彼此接近，例如，厚度t1和厚度t2为彼此的约20％之内。第一间隔层126形成为具有厚度t2，使得开口124中第一间隔层126的侧面之间的宽度大约等于第二中间心轴116的宽度w2。换句话说，第一间隔层126的每个垂直部分之间的距离大致相等。在一实施例中，第一间隔层126形成为具有约13.5nm的厚度t1和t2，借此，每个垂直部分之间的宽度w2为约40.5nm。

在图5中，实行蚀刻制程以移除第一间隔层126的水平部分。第一间隔层126的垂直部分在蚀刻之后留下，且在以下称为第一间隔物128。蚀刻制程异向性的，使得第一间隔物128的厚度不会产生明显的的变化，且大约等于厚度t2。

在图6中，形成三层光阻于图5所示的装置上。三层光阻包括底层130、位于底层130上方的中间层132及位于中间层132上方的上层134。底层130、中间层132和上层134的材料可分别选自与图1所示的底层118、中间层120和上层122相同的候选材料。

使用合适的微影技术对上层134图案化以在其中形成开口136。开口136形成于第二中间心轴116上方。在随后的蚀刻制程中(如下所述)移除第二中间心轴116被开口136的图案所暴露的部分。在一实施例中，开口136并未形成在所有第二中间心轴116上方，例如，开口136形成在第二中间心轴116的一个子集上方。可形成开口136使得第一区100a中上层134的剩余部分具有大于宽度w2且小于宽度w1的宽度w3。特别地，宽度w3可大于宽度w2与厚度t2的总和，使得上层134的剩余部分上覆于开口124以及每个第一间隔物128的至少一半。在宽度w1为约67.5nm、宽度w2为约40.5nm且厚度t2为约13.5nm得实施例中，第一区100a中的宽度w3可为约60nm(例如：大于54nm且小于67.5nm)。

在图7中，实行第二心轴蚀刻制程以将上层134的图案转移到中间层132和底层130，从而将开口136延伸穿过底层130，并暴露第二中间心轴116和第一间隔物128。第二心轴蚀刻制程可为异向性蚀刻。

在图8中，继续进行第二心轴蚀刻制程以移除由延伸穿过底层130的开口136所暴露的第二中间心轴116的部分。在第二心轴蚀刻制程期间，可消耗上层134、中间层132及底层130。在一些实施例中，可实行灰化制程以移除底层130的剩余残留物。在全文描述中，开口136的图案也可称为“线-b(line-b)”图案。在一实施例中，底层130的图案暴露第一区100a中所有的第二中间心轴116，使得在第二蚀刻之后，每个第一间隔物128保留在第一区100a中，且每个第一间隔物128之间没有心轴。此外，在一些实施例中，底层130的图案可仅部分地暴露第二区100b中的一些第二中间心轴116。

在图9中，将第一间隔物128和第二中间心轴116的剩余部分组合并作为蚀刻掩模，以在第三心轴蚀刻制程中蚀刻第二介电硬掩模层114和第一心轴层112。开口124和开口136延伸到部分的第一心轴层112和第二介电硬掩模层114之中，并移除部分的第一心轴层112和第二介电硬掩模层114。第一心轴层112的剩余部分在此称为第一中间心轴112，且第二介电硬掩模层114的剩余部分在此称为第二介电盖层114。在第三心轴蚀刻制程中，第一间隔物128和第二中间心轴116的剩余部分可能会或可能不会被完全消耗。第三心轴蚀刻制程可为异向性的。在蚀刻之后，第一区100a中第一心轴层112的间距p2可等于大约一半的间距p1(请参见例如图1)。

在图10中，第二间隔层138共形地形成于晶片100上方。在形成之后，第二间隔层138沿着第二介电盖层114的顶表面和侧壁、第一中间心轴112的侧壁以及开口124和136中第一介电硬掩模层110的顶表面延伸。选择对第一介电硬掩模层110具有高蚀刻选择性的材料作为第二间隔层138的材料。第二间隔层138可由选自与第一间隔层126相同的候选材料所制成，且可使用选自与用于形成第一间隔层126相同的候选方法的群组以形成第二间隔层138。第一间隔层126和第二间隔层138可由相同的材料所制成，或者可包括不同的材料。

在图11中，实行蚀刻制程以移除第二间隔层138的水平部分。在蚀刻之后所留下的第二间隔层138的垂直部分在以下称为第二间隔物140。蚀刻制程亦可移除第二间隔层138的一些垂直部分。举例而言，沿着第二介电盖层114的侧壁延伸的第二间隔层138的垂直部分可为凹陷的。蚀刻制程异向性的，使得第一间隔物128的厚度不会产生明显的变化。

在图12中，形成三层光阻于图11所示的装置上。三层光阻包括底层142、位于底层142上方的中间层144及位于中间层144上方的上层146。底层142、中间层144和上层146的材料可分别选自与图1所示的底层118、中间层120和上层122相同的候选材料。由于潜在特征密度(underlyingfeaturedensity)的变化，部分的三层光阻(例如底层142)可以以较在第一区100a更大的厚度形成在第二区100b上方。特别地，由于第一区100a中的特征形成得较密集，故第一区100a上方的厚度可小于第二区100b。

使用合适的微影技术对上层146图案化以在其中形成开口148。开口148形成于第二间隔物140、第一中间心轴112和第二介电盖层114上方。在一实施例中，开口148并未形成在所有第二中间心轴110上方，例如，开口148形成在第二间隔物140和第一中间心轴112的一个子集上方。

在图13中，实行第四心轴蚀刻制程以将上层146的图案转移到中间层144和底层142，从而将开口148延伸穿过底层142，并暴露第一中间心轴112和第二间隔物140。第四心轴蚀刻制程可为异向性蚀刻。

图14a至22b绘示根据一些示例性实施例，形成目标层中的特征的另外的中间阶段的透视图和剖面图。在图14a至22b中，以“a”标号结尾的附图为晶片100的透视图，以“b”标号结尾的附图为沿着相应的透视图的b-b线所示的剖面图。

在图14a和14b中，继续进行第四心轴蚀刻制程以移除由延伸穿过底层142的开口148所暴露的第一中间心轴112和第二介电盖层114的部分。在第四心轴蚀刻制程期间，可消耗上层146、中间层144和底层142。在一些实施例中，可实行灰化制程以移除底层142的剩余残留物。在全文描述中，开口148的图案亦可称为“线-c(line-c)”图案。线-c图案形成在线-a与线-b图案之间(标示于图14b)。在一实施例中，底层142的图案暴露第一区100a中所有的第一中间心轴112，使得在第二蚀刻之后，每个第二间隔物140保留在第一区100a中，且每个第二间隔物140之间没有心轴。此外，在一些实施例中，底层142的图案可仅部分地暴露一些第一中间心轴112。在蚀刻之后，第一区100a中第二间隔物140的间距p3可等于大约四分之一的间距p1(请参见例如图1)。

在图15a和15b中，形成光阻结构于图14a和14b所示的装置上。光阻结构包括底层150和中间层152。底层150可由选自与底层118相同的候选材料所制成，且可使用选自与用于形成底层118相同的候选方法的群组来形成底层150。

中间层152包括第一层152a和第二层152b。第一层152a为蚀刻停止层，其可由选自与中间层120相同的候选材料所制成，且可使用选自与用于形成中间层120相同的候选方法的群组来形成第一层152a。

第二层152b相对于第一层152a具有高蚀刻选择性的介电层。举例而言，第二层152b可为氧化物(例如：氧化硅)，且可通过任何合适的沉积制程形成第二层152b。在一实施例中，第二层152b通过低温化学气相沉积(low-temperaturecvd)制程所形成的氧化物。可在低于约400℃的温度下实行低温化学气相沉积制程。在一实施例中，相对于相同的蚀刻制程，第二层152b和第一层152a可具有大于3.0的蚀刻选择性。第二层152b可形成为具有约至约的厚度。

此外，在图15a和15b中，形成包括底层154、中间层156和上层158的三层光阻于光阻结构上。底层154、中间层156和上层158可分别由选自与底层118、中间层120和上层122相同的候选材料所制成，且可分别使用选自与用于形成底层118，中间层120和上层122相同的候选方法的群组来形成底层154、中间层156和上层158。

使用合适的微影技术对上层158图案化以在其中形成第一掩模开口160。第一掩模开口160的图案对应于在随后的制程步骤中将沿着线-a、线-b和线-c图案所形成的切块。第一掩模开口160可形成在不同的线上方，例如，在第一介电硬掩模层110上方以及在第二间隔物140的相应的一对之间，且第一掩模开口160可形成为具有稍大于第二间隔物140之间的距离的宽度w4。每个开口160具有大致相同的尺寸(宽度w4)。举例而言，第一掩模开口160的宽度w4大于相邻的第二间隔物140的内侧壁之间的距离，但并未大于相邻的第二间隔物140的外侧壁之间的距离。有利地，第一掩模开口160不会跨越多条线，这可减少因无意中遮蔽多条线及合并线图案所导致的缺陷。第一掩模开口160可沿着不同线的纵轴形成在不同的位置。

在图16a和16b中，实行第一硬掩模模蚀刻制程以将上层158的图案转移到中间层156、底层154、接着第二层152b。借此，第一掩模开口160被转移到第二层152b。如上述，第一层152a和第二层152b具有高蚀刻选择性。借此，第一层152a作为蚀刻停止层，且第一掩模开口160的图案不会被转移到第一层152a。第一硬掩模蚀刻制程可为异向性蚀刻。在第一硬掩模蚀刻制程期间，可消耗底层154、中间层156和上层158。在一些实施例中，可实行灰化制程以移除底层154的剩余残留物。

在图17a和17b中，形成包括底层162、中间层164和上层166的三层光阻在光阻结构上。底层162、中间层164和上层166可分别由选自与底层118，中间层120和上层122相同的候选材料所制成，且可分别使用选自与用于形成底层118、中间层120和上层122相同的候选方法的群组来形成底层162、中间层164和上层166。

使用合适的微影技术对上层166图案化以在其中形成第二掩模开口168。第二掩模开口168具有与第一掩模开口160的宽度w4相似的宽度w4。第二掩模开口168的图案对应于在随后的制程步骤中将沿着线-a、线-b和线-c图案所形成的另外的切块。第二掩模开口168可形成在不同的线上方，例如，在第一介电硬掩模层110上方以及在第二间隔物140的相应的一对之间，且第二掩模开口168可形成为具有大于第二间隔物140之间的距离的宽度。第二掩模开口168不会跨越多条线。第二掩模开口168可沿着不同线的纵轴形成在不同的位置。

在图18a和18b中，实行第二硬掩模模蚀刻制程以将上层166的图案转移到中间层164、底层162、接着第二层152b。借此，第二掩模开口168被转移到第二层152b。如上述，第一层152a和第二层152b具有高蚀刻选择性。借此，第一层152a作为蚀刻停止层，且第二掩模开口168的图案不会被转移到第一层152a。第二硬掩模蚀刻制程可为异向性蚀刻。在第二硬掩模蚀刻制程期间，可消耗底层162、中间层164和上层166。在一些实施例中，可实行灰化制程以移除底层162的剩余残留物。

在第二硬掩模蚀刻制程之后，第二层152b包括第一掩模开口160和第二掩模开口168。上述关于图15a至18b所讨论的制程步骤可根据需要重复多次以形成第二层152b上的线-a、线-b和线-c的切块图案。可在第二层152b上形成对应于线中切块的所有开口。

在图19a和19b中，实行蚀刻制程以使第一掩模开口160、第二掩模开口168及任何其它随后形成的掩模开口延伸穿过底层150。第二层152b上的每个开口对应于第二间隔物140之间的开口。第二间隔物140之间的第一介电硬掩模层110可被开口所暴露。

在图20a和20b中，反相材料(reversematerial)170共形地形成在晶片100上方。反相材料170填充第一掩模开口160、第二掩模开口168及任何其它随后形成的掩模开口，且反相材料170亦沿着第二层152b的顶表面延伸。借此，在形成之后，反相材料170设置在第二间隔物140之间并接触紧邻第二间隔物140下方的层(例如：第一介电硬掩模层110)。在各种实施例中，反相材料170可为旋涂式玻璃(spinonglass,sog)或任何其它合适的材料。

在图21a和21b中，可移除中间层152和反相材料170的顶部。移除制程可为平坦化，例如化学机械抛光(chemical-mechanicalpolish,cmp)、研磨制程等。或者，移除制程可为诸如干蚀刻、等向性蚀刻等的蚀刻。

在图22a和22b中，可使用例如回蚀制程以使反相材料170凹陷。此外，使用诸如灰化制程的合适的制程以移除底层150。在移除和凹陷步骤之后，反相材料170的剩余部分设置在第二间隔物140之间。第二间隔物140之间的反相材料170的剩余部分可称为切块掩模172。值得注意的是，切块掩模172不会跨越多条线。

图23a至26b绘示根据一些示例性实施例，形成目标层中的特征的另外的中间阶段的顶视图和剖面图。在图23a至26b中，以“a”标号结尾的附图为晶片100的平面图，以“b”标号结尾的附图为沿着相应的平面图的b-b线所示的剖面图。

在图23a和23b中，将第二间隔物140、剩余的第一中间心轴112、剩余的第二介电盖层114和切块掩模172组合并作为蚀刻掩模以蚀刻第一介电硬掩模层110，进而形成第一介电硬掩模层110中的开口。可使用合适的微影和蚀刻技术。在蚀刻制程中，第二间隔物140、第一中间心轴112和切块掩模172可能会或可能不会被完全消耗。当第一中间心轴112和切块掩模172未被消耗时，可实行清洁制程以移除残留的材料。

在图24a和24b中，使用图案化第一介电硬掩模层110作为蚀刻掩模以蚀刻硬掩模层108。借此，在硬掩模层108上同时形成对应于所期望的线(例如：a、b及c)以及用于该些线的切块180的图案。该些线对应于第二间隔物140。用于该些线的切块180对应于切块掩模172的设置。通过形成所有期望的线(例如：a、b及c)，接着将第二层152b上用于该些线的切块180图案化，以在单一蚀刻步骤中形成该些线以及用于该些线的切块180。在此蚀刻制程中，可消耗第二间隔物140、第一中间心轴112和切块掩模172。当第一中间心轴112和切块掩模172未被消耗时，可实行清洁处理以移除残留的材料。

在图25a和25b中，使用图案化硬掩模层108作为蚀刻掩模以蚀刻下方的抗反射涂层(arc)106并于随后蚀刻目标层102。如上所述，目标层102中的最终图案可为介电层、半导体基底等中的图案。在一实施例中，目标层102为低介电常数介电质，且图案化目标层102形成用于互连结构的图案化金属间介电层(imd)。可以使用例如镶嵌或双镶嵌制程以在金属间介电层(imd)中形成诸如铜线、铜通孔及/或钴插塞的导电特征，借此，以诸如铜的导电材料填充及/或过度填充形成于图案化目标层102内的开口，并实行平坦化制程以将导电材料嵌入于图案化目标层102中。

在图26a和26b中，移除来自抗反射涂层(arc)106和硬掩模层108的多余材料。在蚀刻目标层102期间可消耗多余的材料。当抗反射涂层(arc)106和硬掩模层108未被消耗时，可实行清洁制程以移除残留的材料。在一些实施例中，当抗反射涂层(arc)106和硬掩模层108保留时，可形成导电特征在目标层102的线中，且可通过平坦化制程来移除抗反射涂层(arc)106和硬掩模层108，该平坦化制程用于将导电材料嵌入图案化目标层102中。

本发明的实施例可达到一些优点。在所有线图案形成之后才切割线可降低在将线图案化的中间阶段期间即切割线的复杂性。此外，在单一步骤中切割线可简化后段制程(beol)处理，且可降低发生切割缺陷的机会。

根据一些实施例，本发明提供一种半导体装置的形成方法，包括：形成第一掩模层于基底上；将第一掩模层上方的多个第一间隔物图案化；形成抗反射层于第一间隔物上方；形成蚀刻停止层于抗反射层上方；形成第二掩模层于蚀刻停止层上方；将第二掩模层中的多个开口图案化，该些开口的每一个上覆于第一间隔物的相应的一对；使该些开口延伸穿过该抗反射层及第一间隔物的相应的一对之间；形成反相材料于第二掩模层上方及该些开口之中；移除抗反射层、蚀刻停止层及第二掩模层；及使用第一间隔物及反相材料的剩余部分作为第一蚀刻掩模，以将第一掩模层图案化。

在一实施例中，将第一间隔物图案化包括：将第一掩模层上方的多个第一心轴图案化；形成第一间隔层于第一心轴的侧壁及顶部；移除第一间隔层的水平部分，其中第一间隔层的剩余垂直部分形成第二间隔物；移除第一心轴的一部分；使用第二间隔物作为第二蚀刻掩模以将多个第二心轴图案化；形成第二间隔层于第二心轴的侧壁及顶部；及移除第二间隔层的水平部分，其中第二间隔层的剩余垂直部分形成第一间隔物。

在一实施例中，在基底的第一区中，第一间隔物之间的间距为第二间隔物之间的间距的两倍。

在一实施例中，在将第二心轴图案化之前，移除第一心轴的部分，且在基底的第一区中将第二心轴图案化。

在一实施例中，将第二心轴图案化还包括：将第二间隔物和剩余的第一心轴组合作为第二蚀刻掩模，剩余的第一心轴位于基底的与第一区不同的第二区中。

在一实施例中，蚀刻停止层与第二掩模层的蚀刻选择比大于3。

在一实施例中，将第二掩模层中的该些开口图案化包括：在蚀刻停止层和第二掩模层上方利用第一三层光阻蚀刻第二掩模层中该些开口的第一子集；且在蚀刻第二掩模层中该些开口的第一子集之后，在蚀刻停止层和第二掩模层上方利用第二三层光阻蚀刻第二掩模层中该些开口的第二子集。

在一实施例中，蚀刻停止层为氧化物，且第二掩模层包括金属。

在一个实施例中，第一掩模层包括金属，且第二掩模层为介电质。

在一实施例中，第一掩模层形成在基底上的目标层上方，且方法还包括：使用第一掩模层作为第三蚀刻掩模以蚀刻目标层。

在一实施例中，方法还包括：移除反相材料未在第一间隔物的相应的一对之间的部分。

在一实施例中，形成在该些开口中的反相材料未跨越多于一个的该些开口。

根据一些实施例，本发明提供一种半导体装置的形成方法，包括：将第一掩模层上方的多个第一心轴图案化；形成第一间隔层在第一心轴的侧壁和顶部上；移除第一间隔层的水平部分，其中第一间隔层的剩余垂直部分形成第一间隔物；在移除第一间隔层的水平部分之后，沉积反相材料于第一间隔物之间；以及将第一间隔物和反相材料组合并作为第一蚀刻掩模以将第一掩模层图案化。

在一实施例中，在移除第一间隔层的水平部分之前，没有反相材料形成在第一掩模层上方。

在一实施例中，第一掩模层形成在目标层上方，且方法还包括：使用图案化的第一掩模层作为第二蚀刻掩模以将目标层图案化。

在一实施例中，目标层为介电层，且方法还包括：形成导电特征于介电层中。

在一实施例中，第一心轴形成在介电层上方，介电层形成在第一掩模层上方，且在沉积反相材料在第一间隔物之间之后，反相材料接触介电层。

在一个实施例中，沉积反相材料于第一间隔物之间包括：形成抗反射层在第一间隔物上方；形成蚀刻停止层在抗反射层上方；形成第二掩模层在蚀刻停止层上方；将第二掩模层中的多个开口图案化，该些开口的每一个上覆于第一间隔物的相应的一对；使该些开口延伸穿过抗反射层及第一间隔物的相应的一对之间；及沉积反相材料于延伸的该些开口之中。

根据一些实施例，本发明提供一种半导体装置的形成方法，包括：形成多个间隔物在目标层上方；形成抗反射层在间隔物上方；在抗反射层上形成第一掩模层；形成第一三层光阻在第一掩模层上方；使用第一三层光阻并利用第一开口以将第一掩模层图案化；移除第一三层光阻；形成第二三层光阻在第一掩模层上方；使用第二三层光阻并利用第二开口以将第一掩模层图案化；移除第二三层光阻；以及沉积反相材料在第一和第二开口之中，反相材料设置在间隔物之间。

在一实施例中，方法还包括：将间隔物和反相材料组合并作为蚀刻掩模以将目标层图案化。

前述内文概述了许多实施例的特征，使本技术领域中具有通常知识者可以更佳的了解本发明的各个方面。本技术领域中具有通常知识者应该可理解，他们可以很容易的以本发明为基础来设计或修饰其它制程及结构，并以此达到相同的目的及/或达到与本发明介绍的实施例相同的优点。本技术领域中具有通常知识者也应该了解这些相等的结构并不会背离本发明的发明精神与范围。本发明可以作各种改变、置换、修改而不会背离本发明的发明精神与范围。