倒装芯片的制造方法和反射层溅射方法与流程

本发明涉及发光二极管的芯片领域，特别涉及一倒装芯片的制造方法和反射层溅射方法。

背景技术：

发光二极管(light-emittingdiode，led)的发光原理是利用电子在n型半导体层和p型半导体层之间的移动的能量差以光的形式释放能量来发光的，发光二极管的这种发光原理区别于白炽灯利用物体受热发光的原理，因为发光二极管并不需要使某一特定物体或某一些特定物体发热而产生光线，因此，发光二极管被称为冷光源。此外，发光二极管具有耐久性高、寿命长、轻巧和耗电量低等优点，因此，现在的照明市场对于发光二极管寄予厚望，将其视为新一代的照明工具，而市场的需求也使得发光二极管及其相关技术在近年来得到了突飞猛进式的发展。按照出光侧的不同，发光二极管的芯片可以被区分为正装芯片和倒装芯片，其中正装芯片从芯片的正面出光，倒装芯片从芯片的背面出光，即，倒装芯片的光线是从衬底方向向外辐射的。相对于正装芯片的发光二极管来说，倒装芯片的发光二极管具有更有的光效效果和散热效果，这使得倒装芯片的发光二极管被大规模地应用于汽车车灯、闪光灯等高附加值产品领域。

因为倒装芯片需要从衬底方向向外辐射在外延结构的有源区产生的光线，因此，在倒装芯片的外延结构的p型氮化镓层上的反射镜的设计为倒装芯片的工艺重点。目前常见的反射镜有两种，其中一种反射镜是分布式布拉格反射镜(dbr)，由于分布式布拉格反射镜是绝缘材质形成的，需要配合ito层作为接触层来使用；另一种反射镜是高反射金属ag沉淀形成的银镜。相对于分布式布拉格反射镜来说，银镜具有全角度反射和兼具接触和反射的效果，而且银镜的电流扩展效果明显优于具有半导体性质的ito层，因此，银镜反射镜是倒装芯片的理想结构。然而，银镜是由活泼金属ag通过沉淀的方式形成的，这导致银镜反射镜的制作工艺一直是倒装芯片的制作工艺的难点。现有的在外延结构的p型氮化镓层上形成银镜反射镜的工艺有两种，一种是电子束蒸镀工艺，另一种是直流磁控溅射工艺。然而利用电子束蒸镀工艺制作的银镜反射镜的反射效率低，且在蒸镀过程中蒸镀源易污染。直流磁控溅射工艺是在靶材与外延结构的p型氮化镓层之间耦合一个高频交变电场(rf)以及一个直流电场(dc)，通入惰性气体，在等离子体的状态下，惰性气体离子对靶材表面轰击，使靶材原子或原子团脱落，在电场加速下，沉淀到外延结构的p型氮化镓层的表面，从而形成银镜反射镜。相对于由电子束蒸镀工艺在外延结构的p型氮化镓层的表面形成的银镜反射镜来说，利用直流磁控溅射工艺在外延结构的p型氮化镓层的表面形成的银镜反射镜的膜层质量佳、反射率高等优点，但是因为外延结构的p型氮化镓层为氮化镓系，其厚度较薄，在溅射的过程中极易受到损伤而导致倒装芯片失效，进而导致倒装芯片的良率低的缺陷。

技术实现要素：

本发明的一个目的在于提供倒装芯片的制造方法和反射层溅射方法，其中所述反射层溅射方法以射频溅射的方式在一外延结构的一p型半导体层层叠一反射层，并且在这个过程中，能够避免溅射粒子对所述p型半导体层造成损伤，从而有利于提高所述倒装芯片的产品良率。

本发明的一个目的在于提供倒装芯片的制造方法和反射层溅射方法，其中所述反射层溅射方法以射频溅射的方式在所述外延结构的所述p型半导体层层叠所述反射层，通过这样的方式，所述反射层的成膜质量能够被有效地提升。

本发明的一个目的在于提供倒装芯片的制造方法和反射层溅射方法，其中所述反射层溅射方法能够方便地且精确地控制所述反射层的厚度尺寸。

本发明的一个目的在于提供倒装芯片的制造方法和反射层溅射方法，其中所述反射层溅射方法特别适合在被实施为p型氮化镓层的所述p型半导体层溅射所述反射层，并避免对厚度较薄的所述p型氮化镓层造成损坏。

本发明的一个目的在于提供倒装芯片的制造方法和反射层溅射方法，其中通过所述反射层溅射方法，所述反射层可以形成多层结构。也就是说，所述反射层包括多个相互层叠的单体层，其中形成每个单体层的材料可以不同，通过这样的方式，能够进一步提升所述反射层的反射效果。

依本发明的一个方面，本发明提供一反射层溅射方法，其中所述反射层溅射方法包括如下步骤：

(a)在一外延单元的一p型半导体层形成至少一反射层图形；

(b)以一射频电源向一电场形成部供电的方式藉由所述电场形成部形成电场于一靶材和所述p型半导体层之间；以及

(c)当惰性气体在等离子体状态下于形成在所述靶材和所述p型半导体层之间的一溅射空间轰击所述靶材的表面时，自所述靶材脱落的原子或原子团在所述反射层图形的区域在电场的作用下沉积至所述p型半导体层，以形成层叠于所述p型半导体层的一反射层。

根据本发明的一个实施例，在所述步骤(a)中进一步包括步骤：

层叠一光刻胶层于所述p型半导体层；和

光刻所述光刻胶层以形成至少一光刻口，其中所述光刻胶层的所述第一光刻口在所述p型半导体层形成所述反射层图形。

根据本发明的一个实施例，在所述步骤(c)之后，所述反射层溅射方法进一步包括步骤：

剥离所述光刻胶层表面的由所述靶材形成的金属；和

去除所述光刻胶层。

根据本发明的一个实施例，在上述方法中，更换所述靶材，以使层叠于所述p型半导体层的所述反射层形成叠层式反射层。

根据本发明的一个实施例，所述靶材是银金属靶材。

根据本发明的一个实施例，所述靶材由银金属靶材被更换为钛金属靶材、镍金属靶材、钨金属靶材、钛钨金属靶材、铂金属靶材、铝金属靶材和金金属靶材中的至少一个金属靶材。

根据本发明的一个实施例，所述反射层的厚度范围为500埃至5000埃。

根据本发明的一个实施例，在上述方法中，所述射频电源的频率范围为5mhz至20mhz，所述射频电源的功率范围为20w至300w，溅射压力范围为4.0w-4torr至9e-3torr，所述惰性气体的流量为10sccm至90sccm。

根据本发明的一个实施例，所述惰性气体为氩气。

依本发明的另一个方面，本发明进一步提供一倒装芯片的制造方法，其中所述制造方法包括如下步骤：

(a)在一外延单元的一p型半导体层形成至少一反射层图形；

(b)以一射频电源向一电场形成部供电的方式藉由所述电场形成部形成电场于一靶材和所述p型半导体层之间；

(c)当惰性气体在等离子体状态下于形成在所述靶材和所述p型半导体层之间的一溅射空间轰击所述靶材的表面时，自所述靶材脱落的原子或原子团在所述反射层图形的区域在电场的作用下沉积至所述p型半导体层，以形成层叠于所述p型半导体层的一反射层；

(d)层叠用于包埋所述反射层和电连接所述p型半导体层的一防扩散层于所述p型半导体层；以及

(e)电连接一n型电极于所述外延单元的一n型半导体层和电连接一p型电极于所述防扩散层，以制得所述倒装芯片。

根据本发明的一个实施例，在所述步骤(a)中进一步包括步骤：

层叠一光刻胶层于所述p型半导体层；和

光刻所述光刻胶层以形成至少一光刻口，其中所述光刻胶层的所述第一光刻口在所述p型半导体层形成所述反射层图形。

根据本发明的一个实施例，在所述步骤(c)之后，所述反射层溅射方法进一步包括步骤：

剥离所述光刻胶层表面的由所述靶材形成的金属；和

去除所述光刻胶层。

根据本发明的一个实施例，在上述方法中，更换所述靶材，以使层叠于所述p型半导体层的所述反射层形成叠层式反射层。

根据本发明的一个实施例，所述靶材是银金属靶材。

根据本发明的一个实施例，所述靶材由银金属靶材被更换为钛金属靶材、镍金属靶材、钨金属靶材、钛钨金属靶材、铂金属靶材、铝金属靶材和金金属靶材中的至少一个金属靶材。

根据本发明的一个实施例，所述反射层的厚度范围为500埃至5000埃。

根据本发明的一个实施例，在上述方法中，所述射频电源的频率范围为5mhz至20mhz，所述射频电源的功率范围为20w至300w，溅射压力范围为4.0w-4torr至9e-3torr，所述惰性气体的流量为10sccm至90sccm。、

根据本发明的一个实施例，所述惰性气体为氩气。

根据本发明的一个实施例，在所述步骤(a)之前，所述制造方法进一步包括步骤：形成自所述外延单元的所述p型半导体层经一有源区延伸至所述n型半导体层的至少一半导体裸露部，以在所述步骤(e)中，允许所述n型电极经所述半导体裸露部电连接于所述n型半导体层。

根据本发明的一个实施例，蚀刻所述外延单元以形成所述半导体裸露部的条件满足：气体为氯气、三氯化硼和氩气，且氯气流量范围为10sccm至100sccm，三氯化硼流量范围为5sccm至50sccm，氩气流量范围为5sccm至100sccm；上电极功率范围为100w至300w；下电极功率范围为50w至200w；蚀刻压力范围为0.pa至1pa。

根据本发明的一个实施例，在所述步骤(e)之前，所述制造方法进一步包括步骤：

层叠一第一绝缘层于所述防扩散层和所述外延单元；和

蚀刻所述第一绝缘层以形成用于暴露所述n型半导体层的一部分表面的至少一第一半导体通道和用于暴露所述防扩散层的一部分表面的至少一第二半导体通道，以在所述步骤(e)中，所述n型电极经所述第一半导体通道被电连接于所述n型半导体层，和所述p型电极经所述第二半导体通道被电连接于所述防扩散层。

根据本发明的一个实施例，在所述步骤(e)之前，所述制造方法进一步包括步骤：

以至少一第一电流扩展部经所述第一绝缘层的所述第一半导体通道延伸至和被电连接于所述n型半导体层的方式层叠所述第一电流扩展部于所述第一绝缘层；和

以至少一第二电流扩展部经所述第一绝缘层的所述第二半导体通道延伸至和被电连接于所述防扩散层的方式层叠所述第二电流扩展部于所述第一绝缘层，以在所述步骤(e)中，所述n型电极被电连接于所述第一电流扩展部，和所述p型电极被电连接于所述第二电流扩展部。

根据本发明的一个实施例，在所述步骤(e)之前，所述制造方法进一步包括步骤：

层叠一第二绝缘层于所述第一绝缘层、所述第一电流扩展部和所述第二电流扩展部，以藉由所述第二绝缘层填充在形成于所述第一电流扩展部和所述第二电流扩展部之间的间隔缝隙；和

蚀刻所述第二绝缘层以形成用于暴露所述第一电流扩展部的至少一第一扩展部通道和用于暴露所述第二电流扩展部的至少一第二扩展部通道，从而在所述步骤(e)中，所述n型电极延伸至所述第二绝缘层的所述第一扩展部通道并被电连接于所述第一电流扩展部，和所述p型电极延伸至所述第二绝缘层的所述第二扩展部通道并被电连接于所述第二电流扩展部。

附图说明

图1是依本发明的一较佳实施例的一反射层溅射工艺的原理示意图。

图2是依本发明的上述较佳实施例的所述反射层溅射工艺在一外延单元上溅射一反射层后的状态的示意图。

图3是依本发明的一较佳实施例一倒装芯片的制造过程之一的剖视示意图。

图4a是依本发明的上述较佳实施例的所述倒装芯片的制造过程之二的俯视示意图。

图4b是依本发明的上述较佳实施例的所述倒装芯片的制造过程之二的剖视示意图。

图5a是依本发明的上述较佳实施例的所述倒装芯片的制造过程之三的俯视示意图。

图5b是依本发明的上述较佳实施例的所述倒装芯片的制造过程之三的剖视示意图。

图6a是依本发明的上述较佳实施例的所述倒装芯片的制造过程之四的俯视示意图。

图6b是依本发明的上述较佳实施例的所述倒装芯片的制造过程之四的剖视示意图。

图7a是依本发明的上述较佳实施例的所述倒装芯片的制造过程之五的俯视示意图。

图7b是依本发明的上述较佳实施例的所述倒装芯片的制造过程之五的剖视示意图。

图8a是依本发明的上述较佳实施例的所述倒装芯片的制造过程之六的俯视示意图。

图8b是依本发明的上述较佳实施例的所述倒装芯片的制造过程之六的剖视示意图。

图9a是依本发明的上述较佳实施例的所述倒装芯片的制造过程之七的俯视示意图。

图9b是依本发明的上述较佳实施例的所述倒装芯片的制造过程之七的剖视示意图。

图10a是依本发明的上述较佳实施例的所述倒装芯片的制造过程之八的俯视示意图。

图10b是依本发明的上述较佳实施例的所述倒装芯片的制造过程之八的剖视示意图。

具体实施方式

以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

参考本发明的说明书附图之附图3至图10b，依本发明的一较佳实施例的一倒装芯片的制造方法在接下来的描述中被揭露和被阐述，其中所述倒装芯片包括一外延单元10、一反射层20、一第一绝缘层30以及一电极组40，其中所述外延单元10包括一透明的衬底11以及自所述衬底11依次生长的一第一半导体层12、一有源区13以及一第二半导体层14，其中所述反射层20层叠于所述第二半导体层14，其中所述第一绝缘层30层叠于所述反射层20和所述外延单元10，并且所述第一绝缘层30具有至少一第一半导体通道31和至少一第二半导体通道32，所述第一绝缘层30的所述第一半导体通道31对应于所述外延单元10的所述第一半导体层12，以允许所述第一半导体层12的一部分表面被暴露在所述第一半导体通道31，所述第二绝缘层30的所述第二半导体通道32对应于所述外延单元10的所述第二半导体层14，以允许所述第二半导体层14的一部分表面被暴露在所述第二半导体通道32，其中所述电极组40包括一n型电极41和一p型电极42，其中所述电极组40的所述n型电极41经所述第一绝缘层30的所述第一半导体通道31电连接于所述外延单元10的所述第一半导体层12，所述电极组40的所述p型电极42经所述第一绝缘层30的所述第二半导体通道32电连接于所述外延单元10的所述第二半导体层14。

所述倒装芯片的所述电极组40的所述n型电极41和所述p型电极42用于外接电源，当电源经所述n型电极41和所述p型电极42供电时，电压能够经所述外延单元10的所述第一半导体层12和所述第二半导体层14施加于所述有源区13，从而驱使电子和空穴在所述有源区13复合而产生光线，其中一部分光线经所述衬底11直接辐射至所述倒装芯片的外部，另一部分光线在被所述反射层20反射后经所述衬底11辐射至所述倒装芯片的外部。

值得一提的是，所述衬底11的类型在本发明的所述倒装芯片中不受限制，其只要能够允许所述有源区13产生的光线在穿过所述衬底11后向外界辐射即可，例如，所述衬底11可以是但不限于蓝宝石衬底。

在附图3至图10b示出的藉由所述制造方法制造的所述倒装芯片的这个较佳示例中，以所述外延单元10的所述第一半导体层12是n型半导体层和所述第二半导体层14是p型半导体层为例，来继续揭露和阐述本发明的所述倒装芯片和用于制造所述倒装芯片的所述制造方法的内容和特征。但是，本领域技术人员应当理解的是，在本发明的所述倒装芯片和用于制造所述倒装芯片的所述制造方法的其他示例中，所述外延单元10的所述第一半导体层12可以是p型半导体层，相应地，所述第二半导体层14可以是n型半导体层。

继续附图3至图10b，所述外延单元10具有至少一半导体裸露部15，其中所述半导体裸露部15自所述第二半导体层14经所述有源区13延伸至所述第一半导体层12，从而使得所述第一半导体层12的一部分表面裸露。优选地，所述外延单元10的所述半导体裸露部15能够进一步延伸至所述第一半导体层12的中部，以使所述第一半导体层12的对应于所述半导体裸露部15的区域的厚度尺寸小于所述第一半导体层12的对应于所述有源区13的区域的厚度尺寸。

参考附图3至图4b，所述制造方法包括步骤：s1，提供所述外延单元10，其中所述外延单元10包括所述衬底11、生长于所述衬底11的所述第一半导体层12、生长于所述第一半导体层12的所述有源区13和生长于所述有源区13的所述第二半导体层14以及具有自所述第二半导体层14经所述有源区13延伸至所述第一半导体层12的所述半导体裸露部15。

例如，在本发明的所述制造方法的一个具体的示例中，利用金属有机化合物化学气相沉淀设备(metal-organicchemicalvapordeposition，mocvd)：在所述衬底11上生长所述第一半导体层12，以使所述第一半导体层12层叠于所述衬底11；在所述第一半导体层12上生长所述有源区13，以使所述有源区13层叠于所述第一半导体层12；在所述有源区13上生长所述第二半导体层14，以使所述第二半导体层14层叠于所述有源区13。利用蚀刻工艺形成自所述第二半导体层14经所述有源区13延伸至所述第一半导体层12的所述半导体裸露部15，以制得所述外延单元10。当然，本领域技术人员可以理解的是，在本发明的所述制造方法中，所述外延单元10还可以有其他的获取方式，本发明的所述制造方法在如何提供所述外延单元10方面不受限制。

另外，蚀刻所述外延单元10以形成自所述第二半导体层14经所述有源区13延伸至所述第一半导体层12的所述半导体裸露部15的方式在本发明的所述制造方法中不受限制。例如，利用一第一光刻胶层作为掩膜和利用icp(感应耦合等离子体)的方式依次蚀刻所述外延单元10的所述第二半导体层14、所述有源区13和所述第一半导体层12，可以形成自所述第二半导体层14经所述有源区13延伸至所述第一半导体层12的所述半导体裸露部15。具体地说，首先层叠所述第一光刻胶层于所述外延单元10的所述第二半导体层14，然后通过曝光工艺使所述第一光刻胶层形成至少一个第一光刻口，以供对应于所述第二半导体层14的待蚀刻区域，接着利用icp的方式在所述第一光刻口蚀刻所述第二半导体层14、所述有源区13和所述第一半导体层12，以形成自所述第二半导体层14经所述有源区13延伸至所述第一半导体层12的所述半导体裸露部15，和允许所述第一半导体层12的一部分表面被暴露在所述半导体裸露部15，最后去除所述第一光刻胶层，以得到所述外延单元10。

优选地，在利用icp的方式蚀刻所述外延单元10的所述第二半导体层14、所述有源区13和所述第一半导体层12时使用的气体为cl2(氯气)、bcl3(三氯化硼)、ar(氩气)，上电极功率为100w至300w(包括100w和300w)，下电极功率为50w至200w(包括50w和200w)，蚀刻时腔体压力为0.1pa至1pa(包括0.1pa和1pa)，cl2流量为10sccm至100sccm(包括10sccm和100sccm)，bcl3流量为5sccm至50sccm(包括5sccm和50sccm)，ar流量为5sccm至100sccm(包括5sccm和100sccm)。

优选地，所述外延单元10的所述第一半导体层12和所述第二半导体层14均是氮化镓层。即，所述外延单元10的所述第一半导体层12是n型氮化镓层，所述第二半导体层14是p型氮化镓层，从而，所述半导体裸露部15自所述p型氮化镓层经所述有源区13延伸至所述n型氮化镓层，以允许所述n型氮化镓层的一部分表面被暴露在所述半导体裸露部15。

参考附图5a和图5b，所述制造方法进一步包括步骤：s2，在所述外延单元10的所述第二半导体层14形成至少一反射层图形，和在所述反射层图形的区域内，以射频溅射方式沉积所述反射层20于所述外延单元10的所述第二半导体层14。

具体地说，参考附图1和图2，首先层叠一第二光刻胶层200于所述外延单元10的所述第二半导体层14，然后通过曝光工艺使所述第二光刻胶层200形成至少一第二光刻口201，以供对应于所述第二半导体层14的需要被层叠所述反射层20的区域。值得一提的是，形成所述第二光刻胶层200的光刻胶可以是负胶。所述第二光刻胶层200的厚度范围为1μm至5μm(包括1μm和5μm)。可以理解的是，所述第二光刻胶层200覆盖所述外延单元10的所述第二半导体层14的用于形成所述半导体裸露部15的部分、所述有源区13的用于形成所述半导体裸露部15的部分、所述第一半导体层12的用于形成所述半导体裸露部15的部分以及所述第一半导体层12的被暴露在所述半导体裸露部15的表面。值得一提的是，所述外延单元10的所述第二半导体层14的一部分表面被暴露在所述第二光刻胶层200的所述第二光刻口201内，以供在后续被通过射频溅射工艺溅射所述反射层20。

参考附图1至图2，将一靶材100和所述外延单元10以所述外延单元10位于所述靶材100的下部且在所述外延单元10的所述第二半导体层14和所述靶材100之间形成一溅射空间110的方式置于一电场形成部120，其中所述电场形成部120通过一耦合电路130电连接于一射频电源140。所述靶材100、所述外延单元10和所述电场形成部120位于一个溅射腔内。例如，所述溅射腔可以有但不限于一个溅射设备形成。也就是说，在后续，可以在所述溅射设备形成的所述溅射腔内执行射频溅射工艺。

在本发明的所述制造方法的一个较佳示例中，在使用射频溅射工艺形成所述反射层20于所述外延单元10的所述第二半导体层14的整个过程中，所述靶材100不被更换，并且所述靶材100被优选为银金属靶材。具体地说，在射频溅射的过程中，所述射频电源140的溅射功率范围为20w至300w(包括20w和300w)，所述射频电源140的频率范围为5mhz至20mhz(包括5mhz和20mhz)，所述溅射腔的腔体压力范围为4.0w4torr至9e-3torr(包括4.0w-4torr和9e-3torr)，氩气流量范围为10sccm至90sccm(包括10sccm和90sccm)。在上述条件下，所述射频电源140驱使所述电场形成部120形成一个电场，氩气在等离子体状态下对所述靶材100的表面进行轰击，以使所述靶材100表面的原子或原子团脱落，在所述电场形成部120的电场加速下，从所述靶材100上脱落的原子或原子团能够在所述反射层图形的区域内沉积所述反射层20于所述外延单元10的所述第二半导体层14。可以理解的是，在溅射所述反射层20于所述外延单元10的所述第二半导体层14的过程中，使用的惰性气体为氩气仅为示例。可以理解的是，在射频溅射过程中，因为所述溅射腔的压力范围为4.0w-4torr至9e-3torr，因此，形成在所述外延单元10的所述第二半导体层14和所述靶材100之间的所述溅射空间110的压力同样范围为4.0w-4torr至9e-3torr。也就是说，在射频溅射工艺中，溅射压力范围为4.0w-4torr至9e-3torr。

在本发明的所述制造方法的另一个较佳示例中，在使用射频溅射工艺形成所述反射层20于所述外延单元10的所述第二半导体层14的整个过程中，所述靶材100可以被更换，例如，在射频溅射的初始阶段，使用的所述靶材100是银金属靶材，在射频溅射的后续阶段，使用的所述靶材100选自ti(钛)金属靶材、ni(镍)金属靶材、w(钨)金属靶材、tiw(钛钨)金属靶材、pt(铂)金属靶材、al(铝)金属靶材、au(金)金属靶材组成的金属靶材组。也就是说，层叠于所述外延单元10的所述第二半导体层14的所述反射层20可以是叠层式结构，即，所述反射层20包括多个相互层叠的单体层，其中形成每个所述单体层的材料可以不同，例如，形成每个所述单体层的材料可以是银、钛、镍、钨、钛钨、铂、铝或金等，通过这样的方式，能够进一步提升所述反射层20的反射效果，从而提高所述倒装芯片的光效。

值得一提的是，在使用射频溅射工艺形成所述反射层20于所述外延单元10的所述第二半导体层14的过程中，无论是否更换所述靶材100的类型，射频溅射的条件均需满足：，所述射频电源140的溅射功率范围为20w至300w(包括20w和300w)，所述射频电源140的频率范围为5mhz至20mhz(包括5mhz和20mhz)，所述溅射腔的腔体压力范围为4.0w4torr至9e-3torr(包括4.0w-4torr和9e-3torr)，氩气流量范围为10sccm至90sccm(包括10sccm和90sccm)。

优选地，在一个示例中，通过控制溅射时间可以实现对所述反射层20的厚度的精确控制；在另一个示例中，通过控制溅射时间不仅可以实现对所述反射层20的厚度的精确空间，而且还能够实现对所述反射层20的每个单体层的精确控制。在实现对所述反射层20的厚度的精确控制和实现对所述反射层20的厚度以及形成所述反射层20的每个单体层的厚度的精确控制之后，所述倒装芯片的良率能够被有效地提高。

优选地，所述反射层20的厚度范围为500埃至5000埃(包括500埃和5000埃)。

所述制造方法进一步包括步骤：s3，剥离所述第二光刻胶层200表面的金属。可以理解的是，在以射频溅射方式在所述反射层图形的区域溅射形成所述反射层20于所述外延单元10的所述第二半导体层14的过程中，从所述靶材100上脱落的原子或原子团可能会沉积到所述第二光刻胶层200的表面，因此，在去除所述第二光刻胶层200之前，需要首先剥离所述第二光刻胶层200表面的金属，通过这样的方式，能够避免在所述第二光刻胶层200被去除后多余的金属影响所述倒装芯片的后续工艺的不良现象。在本发明的所述制造方法中，剥离所述第二光刻胶层200表面的金属的方式不受限制，例如可以通过蓝膜技术剥离所述第二光刻胶层200表面的金属。

所述制造方法进一步包括步骤：s4，去除所述第二光刻胶层200。例如，在本发明的所述制造方法的一个较佳示例中，在执行溅射工艺和剥离所述第二光刻胶层200表面的金属之后，通过去胶液去除所述第二光刻胶层200。

参考附图5a和图5b，所述反射层20具有至少一反射层通道21，其中所述外延单元10的所述半导体裸露部15对应于所述反射层20的所述反射层通道21，以使所述外延单元10的所述半导体裸露部15和所述反射层20的所述反射层通道21相连通。优选地，所述反射层通道21在所述反射层20沉淀时形成。

参考附图6a和图6b，所述制造方法进一步包括步骤：s5，层叠用于包覆所述反射层20和用于电连接所述外延单元10的所述第二半导体层14的一防扩散层50于所述外延单元10的所述第二半导体层14。可以理解的是，所述防扩散层50不仅能够防止所述反射层20出现金属迁移的不良现象，而且提供电流横向传导的通道。优选地，所述防扩散层50层叠于所述反射层20和所述外延单元10的所述第二半导体层14，以使所述防扩散层50包覆所述反射层20，从而阻止所述反射层20出现金属迁移的不良现象，以保证所述倒装芯片的可靠性和稳定性。

具体地说，首先层叠一第三光刻胶层于所述外延单元10的所述第二半导体层14和所述反射层20，然后通过曝光工艺使所述第三光刻胶层形成至少一第三光刻口，其中所述反射层20和所述第二半导体层14的一部分被暴露在所述第三光刻胶层的所述第三光刻口，并且所述反射层20被保持在所述第三光刻胶层的所述第三光刻口内。值得一提的是，形成所述第三光刻胶层的光刻胶可以是负胶。所述第三光刻胶层的厚度范围为1μm至5μm(包括1μm和5μm)。可以理解的是，所述第三光刻胶层的所述第三光刻口形成防扩散层图形。在后续，在所述第三光刻胶层的所述光刻口的区域利用蒸镀或者溅镀的方式沉积所述防扩散层50于所述外延单元10的所述第二半导体层14，其中所述反射层20被包覆在所述防扩散层50的内部，以藉由所述防扩散层50阻止用于形成所述反射层20的金属扩散或迁移，从而保证所述反射层20的可靠性和稳定性。优选地，所述防扩散层50的结构为tiw(钛钨)、pt(铂)、ti(钛)和ni(镍)的叠加结构。优选地，所述防扩散层50的厚度尺寸为0.2μm至3μm(包括0.2μm和3μm)。

在所述防扩散层50形成之后，所述制造方法进一步包括步骤：剥离所述第三光刻胶层表面的金属和去除所述第三光刻胶层。

所述防扩散层50具有至少一防扩散层通道51，其中所述反射层20的所述反射层通道21对应于所述防扩散层50的所述防扩散层通道51，以使所述反射层20的所述反射层通道21和所述防扩散层50的所述防扩散层通道51相连通。优选地，所述防扩散层通道51在所述防扩散层50沉淀时形成。

参考附图7a和图7b，所述制造方法进一步包括步骤：s6，层叠所述第一绝缘层30于所述防扩散层50，并且所述第一绝缘层30经所述防扩散层50的所述防扩散层通道51和所述反射层20的所述反射层通道21延伸至和被保持在所述外延单元10的所述半导体裸露部15，以使所述第一绝缘层30结合于所述外延单元10的所述第一半导体层12、所述有源区13和所述第二半导体层14以及所述防扩散层50。所述第一绝缘层30的所述第一半导体通道31延伸至所述外延单元10的所述第一半导体层12，以使所述第一半导体层12的一部分表面裸露在所述第一半导体通道31，所述第一绝缘层30的所述第二半导体通道32延伸至所述防扩散层50，以使所述防扩散层50的一部分裸露在所述第二半导体通道32。

具体地说，首先，利用pecvd(plasmaenhancedchemicalvapordeposition)设备在所述防扩散层50和所述外延单元10的所述半导体裸露部15沉淀一层sinx层。优选地，用于衬底sinx层的气体为sih4(硅烷)和nh3(氨气)，沉淀厚度范围为0.5μm至5μm(包括0.5μm和5μm)。其次，使用正胶光刻工艺制作绝缘层图形，接着使用蚀刻工艺蚀刻sinx层以使所述sinx层形成所述第一绝缘层30，并同步地形成所述第一绝缘层30的所述第一半导体通道31和所述第二半导体通道32。可以理解的是，所述第一绝缘层30的厚度范围为0.5μm至5μm(包括0.5μm和5μm)。，

参考附图8a和图8b，所述制造方法进一步包括步骤：s7，层叠一电流扩展层60于所述第一绝缘层30，其中所述电流扩展层60包括至少一第一电流扩展部61和至少一第二电流扩展部62，其中所述电流扩展层60的所述第一电流扩展部61的一部分延伸至和被保持在所述的第一绝缘层30的所述第一半导体通道31，并且所述第一电流扩展部61被电连接于所述外延单元10的所述第一半导体层12，相应地，所述电流扩展层60的所述第二电流扩展部62的一部分延伸至和被保持在所述第二绝缘层30的所述第二半导体通道32，并且所述第二电流扩展部62被电连接于所述外延单元10的所述第二半导体层14。所述第一电流扩展部61和所述第二电流扩展部62相互间隔，以在所述第一电流扩展部61和所述第二电流扩展部62之间形成一间隔缝隙63。

具体地说，首先层叠一第四光刻胶层于所述第一绝缘层30，然后通过曝光工艺使所述第四光刻胶层形成至少一第四光刻口，其中所述第一绝缘层30的所述第一半导体通道31和所述第二半导体通道32分别对应和连通所述第四光刻胶层的不同位置的所述第四光刻口。可以理解的是，所述第一绝缘层30的一部分表面被暴露在所述第四光刻胶层的所述第四光刻口内。值得一提的是，形成第四光刻胶层的光刻胶是负胶光刻胶。可以理解的是，所述第四光刻胶层的所述第四光刻口形成电流扩展部图形。在后续，在所述第四光刻胶层的所述第四光刻口的区域利用蒸镀的方式沉积所述第一电流扩展部61于所述第一绝缘层30，以使所述第一电流扩展部61的一部分形成于所述第一绝缘层30的所述第一半导体通道31和使所述第一电流扩展部61的该部分电连接于所述外延单元10的所述第一半导体层12，相应地，在所述第四光刻胶层的所述第四光刻口的区域利用蒸镀的方式沉积所述第二电流扩展部62于所述第一绝缘层30，以使所述第二电流扩展部62的一部分形成于所述第一绝缘层30的所述第二半导体通道32和使所述第二电流扩展部62的该部分电连接于所述外延单元10的所述第二半导体层14。

优选地，所述第一电流扩展部61和所述第二电流扩展部62由同一个蒸镀工艺使金属材料沉积在所述第一绝缘层30形成。所述第一电流扩展部61和所述第二电流扩展部62是金属层叠结构。例如，在本发明的所述制造方法的一个具体的示例中，所述第一电流扩展部61和所述第二电流扩展部62分别由cr(铬)、al(铝)、ti(钛)、pt(铂)、au(金)金属材料层叠形成。

优选地，所述第一电流扩展部61的厚度范围为0.5μm至5μm(包括0.5μm和5μm)。相应地，所述第二电流扩展部62的厚度范围为0.5μm至5μm(包括0.5μm和5μm)。

在蒸镀工艺完成后，剥离所述第四光刻胶层上多余的金属和去除所述第四光刻胶层。可以理解的是，在进行蒸镀工艺而在所述第四光刻胶层的所述第四光刻口的区域层叠于所述第一绝缘层30的所述第一电流扩展部61和所述第二电流扩展部62的过程中，所述第四光刻胶层隔离所述第一电流扩展部61和所述第二电流扩展部62，从而在去除所述第四光刻胶层后，在所述第一电流扩展部61和所述第二电流扩展部62之间形成所述间隔缝隙63。

参考附图9a和图9b，所述制造方法进一步包括步骤：s8，层叠一第二绝缘层70于所述电流扩展层60和所述第一绝缘层30，并且所述第二绝缘层70的一部分被保持在形成于所述电流扩展层60的所述第一电流扩展部61和所述第二电流扩展部62的所述间隔缝隙63，以阻止所述第一电流扩展部61和所述第二电流扩展部62被导通。所述第二绝缘层70具有至少一第一扩展部通道71和至少一第二扩展部通道72，其中所述第二绝缘层70的所述第一扩展部通道71延伸至所述第一电流扩展部61，以允许所述第一电流扩展部61的一部分被暴露，相应地，所述第二绝缘层70的所述第二扩展部通道72延伸至所述第二电流扩展部62，以允许所述第二电流扩展部62的一部分被暴露。

首先，利用pecvd(plasmaenhancedchemicalvapordeposition)设备在所述电流扩展层60沉淀一层sinx层。优选地，用于衬底sinx层的气体为sih4(硅烷)和nh3(氨气)，沉淀厚度范围为0.5μm至5μm(包括0.5μm和5μm)。其次，使用正胶光刻工艺制作绝缘层图形，接着使用蚀刻工艺蚀刻sinx层以使所述sinx层形成所述第二绝缘层70，并同步地形成所述第二绝缘层70的所述第一扩展部通道71和所述第二扩展部通道72。可以理解的是，所述第一绝缘层30的厚度范围为0.5μm至5μm(包括0.5μm和5μm)。

优选地，所述第二绝缘层70的材料可以与所述第一绝缘层30的材料一致，其中所述第二绝缘层70为sinx材质。优选地，用于沉淀所述第二绝缘层70的气体为sih4(硅烷)和nh3(氨气)。所述第一绝缘层30的厚度范围为0.5μm至5μm(包括0.5μm和5μm)。

参考附图10a和图10b，所述制造方法进一步包括步骤：s9，分别层叠所述n型电极41和所述p型电极42于所述第二绝缘层70，其中所述n型电极41经所述第二绝缘层70的所述第一扩展部通道71延伸至和被电连接于所述第一电流扩展部61，相应地，所述p型电极42经所述第二绝缘层70的所述第二扩展部通道72延伸至和被电连接于所述第二电流扩展部62，以制作所述倒装芯片。

具体地说，首先层叠一第五光刻胶层于所述第二绝缘层70，然后通过曝光工艺使所述第五光刻胶层形成第五光刻口，其中所述第二绝缘层70的所述第一扩展部通道71和所述第二扩展部通道72分别对应和连通所述第五光刻胶层的不同位置的所述第五光刻口。可以理解的是，所述第二绝缘层70的一部分表面被暴露在所述第五光刻胶层的所述第五光刻口。值得一提的是，形成所述第五光刻胶层的光刻胶为负胶光刻胶。可以理解的是，所述第五光刻胶层的所述第五光刻口形成电极图形。在后续，在所述第五光刻胶层的所述第五光刻口的区域利用蒸镀的方式沉积所述n型电极41于所述第二绝缘层70，以使所述n型电极41的一部分形成于所述第二绝缘层70的所述第一扩展部通道71和使所述n型电极41电连接于所述第一电流扩展部61，相应地，在所述第五光刻胶层的所述第五光刻口的区域利用蒸镀的方式沉积所述p型电极42于所述第二绝缘层70，以使所述p型电极42的一部分形成于所述第二绝缘层70的所述第二扩展部通道72和使所述p型电极42电连接于所述第二电流扩展部62。优选地，所述n型电极41和所述p型电极42由同一个蒸镀工艺使技术材料沉积在所述第二绝缘层70形成。所述n型电极41和所述p型电极42是金属层叠结构。例如，在本发明的所述制造方法的一个具体的示例中，所述n型电极41和所述p型电极42分别由cr、al、ti、pt、au、ausn金属材料层叠形成。

优选地，所述n型电极41的厚度范围为1μm至10μm(包括1μm和10μm)。相应地，所述p型电极42的厚度范围为1μm至10μm(包括1μm和10μm)。

因此，本发明提供一倒装芯片的制造方法，其中所述制造方法包括如下步骤：

(a)在所述外延单元10的所述p型半导体层形成至少一个所述反射层图形；

(b)以所述射频电源140向所述电场形成部120供电的方式藉由所述电场形成部120形成电场于所述靶材100和所述p型半导体层之间；

(c)当惰性气体在等离子体状态下于形成在所述靶材100和所述p型半导体层之间的所述溅射空间110轰击所述靶材的表面时，自所述靶材100脱落的原子或原子团在所述反射层图形的区域在电场的作用下沉积至所述p型半导体层，以形成层叠于所述p型半导体层的所述反射层20；

(d)层叠用于包埋所述反射层20和电连接所述p型半导体层的所述防扩散层50于所述p型半导体层；以及

(e)电连接所述n型电极41于所述外延单元10的所述n型半导体层和电连接所述p型电极42于所述防扩散层50，以制得所述倒装芯片。

进一步地，在所述步骤(a)之前，所述制造方法进一步包括步骤：形成自所述外延单元10的所述p型半导体层经所述有源区13延伸至所述n型半导体层的至少一个所述半导体裸露部15，以在所述步骤(e)中，允许所述n型电极41经所述半导体裸露部15电连接于所述n型半导体层。

优选地，蚀刻所述外延单元10以形成所述半导体裸露部15的条件满足：气体为氯气、三氯化硼和氩气，且氯气流量范围为10sccm至100sccm，三氯化硼流量范围为5sccm至50sccm，氩气流量范围为5sccm至100sccm；上电极功率范围为100w至300w；下电极功率范围为50w至200w；蚀刻压力范围为0.pa至1pa。

进一步地，在所述步骤(e)之前，所述制造方法进一步包括步骤：

层叠所述第一绝缘层30于所述防扩散层50和所述外延单元10；和

蚀刻所述第一绝缘层30以形成用于暴露所述n型半导体层的一部分表面的至少一个所述第一半导体通道31和用于暴露所述防扩散层50的一部分表面的至少一个所述第二半导体通道32，以在所述步骤(e)中，所述n型电极41经所述第一半导体通道31被电连接于所述n型半导体层，和所述p型电极42经所述第二半导体通道32被电连接于所述防扩散层50。

进一步地，在所述步骤(e)之前，所述制造方法进一步包括步骤：

以至少一个所述第一电流扩展部61经所述第一绝缘层30的所述第一半导体通道31延伸至和被电连接于所述n型半导体层的方式层叠所述第一电流扩展部61于所述第一绝缘层30；和

以至少一个所述第二电流扩展部62经所述第一绝缘层30的所述第二半导体通道32延伸至和被电连接于所述防扩散层50的方式层叠所述第二电流扩展部62于所述第一绝缘层30，以在所述步骤(e)中，所述n型电极41被电连接于所述第一电流扩展部61，和所述p型电极42被电连接于所述第二电流扩展部62。

进一步地，在所述步骤(e)之前，所述制造方法进一步包括步骤：

层叠所述第二绝缘层70于所述第一绝缘层30、所述第一电流扩展部61和所述第二电流扩展部62，以藉由所述第二绝缘层70填充在形成于所述第一电流扩展部61和所述第二电流扩展部62之间的所述间隔缝隙63；和

蚀刻所述第二绝缘层70以形成用于暴露所述第一电流扩展部61的至少一个所述第一扩展部通道71和用于暴露所述第二电流扩展部62的至少一个所述第二扩展部通道72，从而在所述步骤(e)中，所述n型电极41延伸至所述第二绝缘层70的所述第一扩展部通道71并被电连接于所述第一电流扩展部61，和所述p型电极42延伸至所述第二绝缘层70的所述第二扩展部通道72并被电连接于所述第二电流扩展部62。

依本发明的另一个方面，本发明进一步提供一反射层溅射方法，其中所述反射层溅射方法包括如下步骤：

(a)在所述外延单元10的所述p型半导体层形成至少一个所述反射层图形；

(b)以所述射频电源140向所述电场形成部120供电的方式藉由所述电场形成部120形成电场于所述靶材100和所述p型半导体层之间；以及

(c)当惰性气体在等离子体状态下于形成在所述靶材100和所述p型半导体层之间的所述溅射空间110轰击所述靶材的表面时，自所述靶材100脱落的原子或原子团在所述反射层图形的区域在电场的作用下沉积至所述p型半导体层，以形成层叠于所述p型半导体层的所述反射层20。

优选地，在所述步骤(a)中进一步包括步骤：层叠所述第一光刻胶层于所述p型半导体层；和光刻所述第一光刻胶层以形成至少一个所述第一光刻口，其中所述第一光刻胶层的所述第一光刻口在所述p型半导体层形成所述反射层图形。

进一步地，在所述步骤(c)之后，所述反射层溅射方法进一步包括步骤：剥离所述第一光刻胶层表面的由所述靶材100形成的金属；和去除所述第一光刻胶层。

在本发明的所述反射层溅射方法的一个较佳示例中，在射频溅射的过程中，更换所述靶材100，以使层叠于所述p型半导体层的所述反射层20形成叠层式反射层。优选地，所述靶材100由银金属靶材被更换为钛金属靶材、镍金属靶材、钨金属靶材、钛钨金属靶材、铂金属靶材、铝金属靶材和金金属靶材中的至少一个金属靶材。

在本发明的所述反射层溅射方法的另一个较佳示例中，在射破溅射的过程中，保持所述靶材100不被更换，其中所述靶材100是银金属靶材。优选地，所述反射层20的厚度范围为500埃至5000埃。

优选地，所述反射侧溅射方法利用射频溅射工艺在所述外延单元10的所述p型半导体层上溅射所述反射层20，其中在射频溅射的过程中满足条件：所述射频电源140的频率范围为5mhz至20mhz，所述射频电源140的功率范围为20w至300w，溅射压力范围为4.0w-4torr至9e-3torr，所述惰性气体的流量为10sccm至90sccm。优选地，所述惰性气体为氩气。

值得注意的是，在本发明的说明书附图之附图3至图10b示出的所述倒装芯片的所述衬底11、所述第一半导体层12、所述有源区13、所述第二半导体层14、所述反射层20、所述防扩散层50、所述第一绝缘层30、所述电流扩展层60、所述第二绝缘层70和所述电极组40的厚度仅为示例性的说明，其并不表示所述衬底11、所述第一半导体层12、所述有源区13、所述第二半导体层14、所述反射层20、所述防扩散层50、所述第一绝缘层30、所述电流扩展层60、所述第二绝缘层70和所述电极组40的真实厚度。并且，所述衬底11、所述第一半导体层12、所述有源区13、所述第二半导体层14、所述反射层20、所述防扩散层50、所述第一绝缘层30、所述电流扩展层60、所述第二绝缘层70和所述电极组40之间的真实厚度比例也不像附图3至图10b示出的那样。另外，所述n型电极41和所述p型电极42的尺寸与所述倒装芯片的其他层的尺寸比例也并不受限于附图3至图10b中示出的那样。

本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本发明揭露的内容很容易想到但是在附图中没有明确指出的实施方式。

本领域的技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。