一种PECVD沉积DBR的倒装LED芯片的制作方法与流程

本发明涉及一种倒装LED芯片的制作方法，尤其是一种PECVD（等离子体增强化学气相沉积法 Plasma Enhanced Chemical Vapor Deposition）沉积DBR的倒装LED芯片的制作方法，属于LED芯片制造技术领域。

背景技术：

现在LED市场竞争异常激烈，对LED芯片的性能要求在不断提高，目前国内外LED倒装芯片用DBR做绝缘层和反射层，LED芯片上整层DBR增加了反射面积，在不影响芯片其他性能的同时对亮度提升很明显；DBR（distributed Bragg reflection）又叫分布式布拉格反射镜，是由两种不同折射率的材料以ABABA的方式交替排列组成的周期结构，每层材料的光学厚度为中心反射波长的1/4。因此是一种四分之一波长多层系统，相当于简单的一组光子晶体。由于频率落在能隙范围内的电磁波无法穿透，布拉格反射镜的反射率可达98%以上。

目前，通常DBR是用电子束蒸发台蒸镀SiO₂和TiO₂，按ABAB的方法周期性排列，以增强衬底的反射率，但是该工艺制程时间长达5h左右，时间较长；且TiO₂材料很难腐蚀，需用ICP（inductively couple dplasma）干法刻蚀，而ICP干法刻蚀的工艺制程也要2-3h左右，因此，现有技术制备DBR的工艺技术复杂、成本较高且耗时较长。

技术实现要素：

本发明的目的在于克服现有技术的缺点，提供一种PECVD沉积DBR的倒装LED芯片的制作方法，该方法采用PECVD（即等离子体增强化学气相沉积法）在200~300℃温度下交替沉积Si₃N₄和SiO₂介质膜，Si₃N₄和SiO₂介质膜的折射率分别为2.02和1.46，过程仅耗时30~60min，用BOE溶液湿法腐蚀4min，主反射率≥98%，反射波普范围可调；是一种绝缘性好、光学反射率高、制作简单、成本低、且耗时相对较短的DBR制备方法，能够解决现有倒装LED芯片技术中遇到的问题。

为实现以上技术目的，本发明采用的技术方案是：一种PECVD沉积DBR的倒装LED芯片的制作方法，其特征在于：包括如下步骤：

步骤一. 提供一蓝宝石衬底，在所述蓝宝石衬底上依次生长N型GaN层、量子阱和P型GaN层，完成LED芯片的外延结构；

步骤二. 通过光刻掩膜版的遮挡，刻蚀部分区域的P型GaN层和量子阱，露出部分N型GaN层；

步骤三. 通过光刻掩膜版的遮挡，在露出的部分N型GaN层上形成N型扩展条；

步骤四. 通过光刻掩膜版的遮挡，在P型GaN层表面制作导电金属层；

步骤五. 通过PECVD技术，工艺温度在200~300℃下，在步骤四完成后的芯片表面淀积DBR层，所述DBR层为Si₃N₄层和SiO₂层交替沉积的介质膜，工艺过程的时间为30~60min；

步骤六. 通过光刻掩膜版的遮挡，对DBR层进行湿法腐蚀，所述湿法腐蚀的时间为4~10min，所述湿法腐蚀液为BOE溶液，通过湿法腐蚀，在N型扩展条上形成了N电极窗口，在导电金属层上形成了P电极窗口；

步骤七. 通过电子束蒸镀方法，在N电极窗口和P电极窗口内淀积金属层，P电极窗口内的金属层形成正焊盘电极，N电极窗口内的金属层形成负焊盘电极；

步骤八. 采用常规工艺对芯片进行研磨、减薄和切割，完成芯片器件加工制作。

进一步地，所述步骤五中Si₃N₄层和SiO₂层交替沉积的次数决定了DBR层的总层数，且所述Si₃N₄层和SiO₂层交替沉积的次数为10~30次。

进一步地，所述步骤五中每层Si₃N₄和SiO₂的厚度及Si₃N₄层和SiO₂层交替沉积的次数决定了DBR层的总厚度。

进一步地，所述步骤六中BOE溶液为HF溶液和NH4F 溶液以1：6的配比混合形成的腐蚀液。

进一步地，所述步骤七中的金属层从下到上依次Al/Pt/Au/Sn。

进一步地，所述步骤八中经过研磨和减薄的芯片厚度为100~200μm。

进一步地，所述P电极窗口和N电极窗口均设在DBR层内。

从以上描述可以看出，本发明的有益效果在于：

1）通过PECVD技术淀积DBR层，且DBR为Si₃N₄层和SiO₂层交替沉积的介质膜，交替淀积的次数为10~30次，整个工艺制程仅耗时30~60min，大大节约了工艺时间；

2）与现有技术相比，采用BOE溶液腐蚀DBR层代替传统的ICP干法刻蚀，时间缩短为4~10min，同样节约了工艺时间；

3）本发明制备的DBR层的绝缘性好、光学反射率高、反射波普波长范围可调，制作简单，且成本低。

附图说明

图1为本发明步骤二完成后的俯视结构示意图。

图2为本发明步骤三完成后的俯视结构示意图。

图3为本发明步骤四完成后的俯视结构示意图。

图4为本发明步骤五完成后的俯视结构示意图。

图5为本发明步骤六完成后的俯视结构示意图。

图6为本发明步骤七完成的俯视结构示意图。

图7为本发明DBR层的反射的光谱图。

附图说明：1-正焊盘电极、2-负焊盘电极、3-DBR层、4- N型扩展条、5-导电金属层、6-P型GaN层、7-N型GaN层、8-蓝宝石衬底。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

实施例中一种PECVD沉积DBR的倒装LED芯片的制作方法，其中DBR层3中每层Si₃N₄层的厚度为52~64nm，每层SiO₂层的厚度为72~89nm，且Si₃N₄层和SiO₂层的折射率分别为2.02和1.46，其特征在于：包括如下步骤：

如图1所示，步骤一. 提供一蓝宝石衬底8，在所述蓝宝石衬底8上依次生长N型GaN层7、量子阱和P型GaN层6，完成LED芯片的外延结构；

步骤二. 通过光刻掩膜版的遮挡，刻蚀部分区域的P型GaN层6和量子阱，露出部分N型GaN层7；

如图2所示，步骤三. 通过光刻掩膜版的遮挡，在露出的部分N型GaN层7上形成N型扩展条4；

如图3所示，步骤四. 通过光刻掩膜版的遮挡，在P型GaN层6表面制作导电金属层5；

如图4所示，步骤五. 通过PECVD技术，工艺温度在200~300℃下，在步骤四完成后的芯片表面淀积DBR层3，所述DBR层3为Si₃N₄层和SiO₂层交替沉积；所述Si₃N₄层和SiO₂层交替沉积的次数为20次，DBR层的总层数为40层；每层Si₃N₄层的厚度为52~64nm，每层SiO₂层的厚度为72~89nm，由此可知DBR层3的总厚度为1240~1530nm；整个工艺过程的时间为30~60min；

如图5所示，步骤六. 通过光刻掩膜版的遮挡，对DBR层3进行湿法腐蚀，所述湿法腐蚀的时间为4~10min，所述湿法腐蚀液为BOE溶液，所述BOE溶液为HF溶液和NH₄F溶液以1：6的配比混合形成的腐蚀液；通过湿法腐蚀，在N型扩展条4上形成了N电极窗口，在导电金属层5上形成了P电极窗口；

如图6所示，步骤七. 通过电子束蒸镀方法，在N电极窗口和P电极窗口内淀积金属层，P电极窗口内的金属层形成正焊盘电极1，N电极窗口内的金属层形成负焊盘电极2；所述金属层从下到上依次Al/Pt/Au/Sn；所述P电极窗口和N电极窗口均设在DBR层3内；

步骤八. 采用常规工艺对芯片进行研磨、减薄和切割，完成芯片器件加工制作；且经过研磨和减薄的芯片厚度为100~200μm。

为了进一步说明PECVD沉积DBR层3的的倒装LED芯片的反射率，进行了如下实验，具体见图7，当DBR层3中每层Si₃N₄层的厚度为52~64nm，每层SiO₂层的厚度为72~89nm，且Si₃N₄层和SiO₂层交替沉积的次数为20次，则DBR层的反射率≥98%，相应的反射波普的波长范围为420~520nm。

本发明中DBR层3中Si₃N₄层和SiO₂层的厚度及DBR层3的总厚度决定了DBR层3的反射率和反射波普波长的范围，由于Si₃N₄层和SiO₂层的折射率分别为2.02和1.46，折射率是固定的，反射波普波长的范围可根据每层Si₃N₄层和SiO₂层的厚度及交替沉积的次数进行调节。

本发明的特点在于，通过采用PECVD（即等离子体增强化学气相沉积法）交替沉积Si₃N₄层和SiO₂层作为DBR层3，整个工艺过程仅耗时30~60min，大大节约了工艺时间；同时采用BOE溶液对DBR层3进行湿法腐蚀，腐蚀时间为4~10min，即可完成N电极窗口和P电极窗口，同样节约了工艺时间；本发明方法形成的DBR层3的绝缘性好、光学反射率高、制作简单、成本低、且耗时较短，能够解决现有倒装LED芯片技术中遇到的问题。

以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。