本发明涉及半导体集成电路技术领域，特别是涉及一种新型无回滞效应硅控整流器型ESD保护结构及其实现方法。
背景技术：
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件适用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。如图1所示，图1为某工作电压为32V的高压器件LDMOS的回滞效应曲线图，从图1可以得出：1)触发电压(Vt1)过高；2)维持电压(Vh)过低，往往远远低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应；3)二次击穿电流(热击穿电流,It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性而发生局部电流拥堵(Localized Current Crowding)所致。
因而工业界在解决高压电路防静电保护设计这个技术难题的时候，往往采用以下两种思路来实现：1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之适用于防静电保护设计，但往往因为高压器件本身的结构特性的原因实践起来比较困难；2)用一定数量的低压防静电保护器件串联起来构成能承受高压的防静电保护电路。因为低压防静电保护器件的特性相对容易调整和控制，所以工业界特别是集成电路设计公司往往比较喜欢用一定数量的低压防静电保护器件串联的方法。
因为高压电路防静电保护设计窗口的需要，这就对低压防静电保护器件的回滞效应特性有一定的要求，往往要求其回滞效应窗口越小越好，最好没有回滞效应，也就是回滞效应的维持电压和触发电压基本保持一致。低压PMOS器件就是一种常见的无回滞效应静电防护器件，因为其发生回滞效应时的寄生PNP三极管电流增益比较小，但低压PMOS器件的不足之处是其回滞效应的二次击穿电流(It2)比较小,所以工业界纷纷研究开发一种既没有回滞效应又具有较高的二次击穿电流的防静电保护器件。
工业界于2015年提出一种新型的无回滞效应硅控整流器(No-Snapback SCR),如图2所示，具体地，整个ESD保护结构置于基体(Psub)80上，在基体(Psub)80左边生成一个N阱(N-Well)60，在基体(Psub)80右边生成一个P阱(P-Well)70，高浓度N型掺杂(N+)30、高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28置于N阱(N-Well)60上部，高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成等效PNP三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、基体(Psub)80/P阱(P-Well)70与高浓度N型掺杂(N+)24构成等效NPN三极管结构，高浓度P型掺杂(P+)22置于N阱(N-Well)60与P阱(P-Well)70分界处上方，高浓度N型掺杂(N+)30、高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28间用宽度为S的浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28间的浅沟道隔离层(STI，Shallow Trench Isolation)10的宽度为S，高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22间为N阱(N-Well)60之一部分且间距为D1，高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22宽度均为D2，高浓度N型掺杂(N+)30左侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10，高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10；用金属连接高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)30构成该现有无回滞效应硅控整流器型ESD保护结构的阳极A，用金属连接高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26构成该现有无回滞效应硅控整流ESD器件的阴极K。
该现有无回滞效应硅控整流器的实验数据表明，当高浓度N型掺杂(N+)28和高浓度P型掺杂(P+)22的尺寸(宽度D2)达到一定程度(4um)时，该现有硅控整流器表现出无回滞效应的特性，如图3所示，非常适合低压器件串联用于高压电路防静电保护设计的需要。但该现有无回滞效应硅控整流器的缺点是器件尺寸比较大，特别是在需要几级串联的时候，版图面积比较大。
技术实现要素：
为克服上述现有技术存在的不足，本发明之目的在于提供一种无回滞效应硅控整流器型ESD保护结构及其实现方法，以实现一种适用于高压电路防静电保护的新型无回滞效应硅控整流器，并减小器件的尺寸。
为达上述及其它目的，本发明提出一种无回滞效应硅控整流器型ESD保护结构，该ESD保护结构包括：
半导体衬底(80)；
生成于所述半导体衬底中的N阱(60)和P阱(70)；
高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成等效PNP三极管结构，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成等效NPN三极管结构，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，所述高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分。
进一步地，所述高浓度P型掺杂(20)左侧放置浅沟道隔离层(10)。
进一步地，所述高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)间用浅沟道隔离层(10)隔离。
进一步地，利用金属连接所述高浓度P型掺杂(20)、高浓度N型掺杂(28)构成该ESD保护结构的阳极A，利用金属连接所述高浓度N型掺杂(24)、高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
所述高浓度N型掺杂(28)与高浓度P型掺杂(22)间距为D1，其范围为0～2um，所述高浓度N型掺杂(28)宽度为D2，其范围为0.2um～10um，高浓度P型掺杂(22)宽度为D3，其范围为0.2um～10um，高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，其范围为0.2um～10um。
进一步地，所述ESD保护结构通过调节所述高浓度N型掺杂(28)的宽度D2与高浓度P型掺杂(22)的宽度D3的大小，以及所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的距离S来调节维持电压以实现无回滞效应特性。
进一步地，所述ESD保护结构通过调节所述高浓度N型掺杂(28)与高浓度P型掺杂(22)的间距D1的大小在一定范围内调节其回滞效应时的触发电压。
为达到上述目的，本发明还提供一种无回滞效应硅控整流器型ESD保护结构的实现方法，包括如下步骤：
步骤一，提供一半导体衬底；
步骤二，于该半导体衬底中生成N阱与P阱；
步骤三，将高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成等效PNP三极管结构，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成等效NPN三极管结构，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分。
进一步地，所述方法还包括：通过调节所述高浓度N型掺杂(28)的宽度D2与高浓度P型掺杂(22)的宽度D3的大小，以及所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的距离S来调节维持电压以实现无回滞效应特性。
进一步地，所述方法还包括：通过调节所述高浓度N型掺杂(28)与高浓度P型掺杂(22)的间距D1的大小在一定范围内调节其回滞效应时的触发电压。
与现有技术相比，本发明揭示一种无回滞效应硅控整流器型ESD保护结构及其实现方法，在已有的无回滞效应硅控整流器的基础上，将原先浮接的作为弱化保护环用的N阱中的N型重掺杂与左侧的P型重掺杂之间的浅沟道绝缘层去除，并将该N型重掺杂直接和硅控整流器的阳极直接相连，构成加强型的保护环，在回滞效应发生时，对空穴从阳极注入到N阱并到达N阱/P阱的影响程度(阻挡效率)大大提高，可以大大减小实现无回滞效应时所需的保护环的宽度，减少器件尺寸，另外该N型重掺杂同时起到N阱接出点的作用，所以可以同时去除原先位于阳极左侧的N阱接出点，进一步可以减少器件尺寸。
附图说明
图1为高压器件LDMOS回滞效应曲线图；
图2为现有无回滞效应硅控整流器的结构示意图；
图3为现有硅控整流器回滞效应曲线与D2关系图；
图4为本发明一种无回滞效应硅控整流器型ESD保护结构之较佳实施例的电路结构图；
图5为本发明一种无回滞效应硅控整流器型ESD保护结构的实现方法的步骤流程图；
图6为本发明的应用场景示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图4为本发明一种无回滞效应硅控整流器型ESD保护结构之较佳实施例的电路结构图。如图4所示，本发明揭示一种无回滞效应硅控整流器型ESD保护结构，包括多个浅沟道隔离层(STI，Shallow Trench Isolation)10、高浓度P型掺杂(P+)20、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26、高浓度N型掺杂(N+)28、N阱(N-Well)60、P阱(P-Well)70以及基体(Psub)80。
整个ESD保护结构置于基体(Psub)80上，在基体(Psub)80左边生成一个N阱(N-Well)60，在基体(Psub)80右边生成一个P阱(P-Well)70，高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28置于N阱(N-Well)60上部，高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成等效PNP三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、基体(Psub)80/P阱(P-Well)70与高浓度N型掺杂(N+)24构成等效NPN三极管结构，高浓度P型掺杂(P+)22置于N阱(N-Well)60与P阱(P-Well)70分界处上方，高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28间为N阱(N-Well)60之一部分且间距为S，高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22间为N阱(N-Well)60之一部分且间距为D1，D1的范围为0～2um，高浓度N型掺杂(N+)28宽度为D2，D2范围为0.2um～10um，较佳值为2um，高浓度P型掺杂(P+)22宽度为D3，D3范围为0.2um～10um，较佳值为2um，高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，S范围为0.2um～10um，高浓度P型掺杂(P+)20左侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10，高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10；用金属连接高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28构成该新型无回滞效应硅控整流器型ESD保护结构的阳极A，用金属连接高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26构成该新型无回滞效应硅控整流ESD器件的阴极K。
可见，本发明之无回滞效应硅控整流器型ESD保护结构是在现有的无回滞效应硅控整流器(如图2)的基础上实现的。本发明N阱中P型重掺杂区(P+)20及其右侧的N型重掺杂区(N+)28直接连接至阳极(Anode)A,N型重掺杂区(N+)28因为直接和阳极相连，在发生回滞效应时具有较高的正电压，所以能起到加强型的保护环(guard ring)的作用，另外本发明将P型重掺杂(P+)20和N型重掺杂(N+)28之间的浅沟道绝缘层(STI)去除，相较于现有无回滞效应硅控整流器中的浮接结构，可以大大降低该新型硅控整流器中寄生的PNP三极管的空穴从P结P型重掺杂区(P+)20)注入到N阱(N-Well)60中并到达N阱(N-Well)60和P阱(P-Well)70界面的效率，从而进一步降低了该寄生的三极管的电流增益，也就是这种保护环(Guard Ring)的效率更高。所以相对于现有无回滞效应新型硅控整流器结构，高浓度N型掺杂(N+)28的宽度D2与高浓度P型掺杂(P+)22的宽度D3可以设计的更小。另外一方面，N型重掺杂区(N+)28和阳极A直接相连，兼具N阱(N-Well)60接触点的作用，所以此处可以将原先位于器件最左侧的N阱(N-Well)60接触点N型重掺杂区(N+)30去掉，可以进一步缩减了器件尺寸，节省了版图面积。
本发明可以通过调节该无回滞效应硅控整流器型ESD保护结构中高浓度N型掺杂(N+)28的宽度D2与高浓度P型掺杂(P+)22的宽度D3的大小，以及该N型重掺杂区(N+)28与P型重掺杂区(P+)20之间的距离S来调节维持电压来实现无回滞效应特性，可以通过调节该无回滞效应硅控整流器型ESD保护结构中高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22间的间距D1的大小在一定范围内调节其回滞效应时的触发电压(Vt1)。
图5为本发明一种无回滞效应硅控整流器型ESD保护结构的实现方法的步骤流程图。如图5所示，本发明一种无回滞效应硅控整流器型ESD保护结构的实现方法，包括如下步骤：
步骤501，提供一半导体衬底，在本发明具体实施例中，提供一P型衬底(P-Sub)80。
步骤502，于该半导体衬底中生成N阱与P阱，即N阱(N-Well)60、P阱(P-Well)70，在本发明具体实施例中，在P型基体(P-Sub)80左边生成一个N阱(N-Well)60，在基体(Psub)80右边生成一个P阱(P-Well)70。
步骤503，将高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28置于N阱(N-Well)60上部，高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成等效PNP三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、基体(Psub)80/P阱(P-Well)70与高浓度N型掺杂(N+)24构成等效NPN三极管结构，高浓度P型掺杂(P+)22置于N阱(N-Well)60与P阱(P-Well)70分界处上方，高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28间为N阱(N-Well)60之一部分且间距为S，高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22间为N阱(N-Well)60之一部分且间距为D1，高浓度N型掺杂(N+)28宽度为D2，高浓度P型掺杂(P+)22宽度为D3,高浓度P型掺杂(P+)20左侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10，高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10。
步骤504，利用金属连接高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28构成该无回滞效应硅控整流器型ESD保护结构的阳极A，利用金属连接高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26构成该无回滞效应硅控整流器型ESD保护结构的阴极K。
可以将本发明的新型ESD应用到ESD保护电路中的输入输出端的保护电路中和电源对地的保护电路中，来提升芯片整体的ESD防护能力，如图6所示。
可见，本发明将N阱中P型重掺杂区(P+)20及其右侧的N型重掺杂区(N+)28直接连接至阳极(Anode),N型重掺杂区(N+)28因为直接和阳极相连，在发生回滞效应时具有较高的正电压，所以能起到加强型的保护环(guard ring)的作用，另外本发明将P型重掺杂(P+)20和N型重掺杂(N+)28之间的浅沟道绝缘层(STI)去除,相较于已有新型无回滞效应硅控整流器中的浮接结构，可以大大降低该新型硅控整流器中寄生的PNP三极管的空穴从P结(20)注入到N阱(60)中并到达N阱(60)和P阱(70)界面的效率，从而进一步降低了该寄生的三极管的电流增益，也就是这种保护环(Guard Ring)的效率更高。所以相对于已有的无回滞效应新型硅控整流器结构，N型重掺杂区(N+)28的宽度D2和P型重掺杂区(P+)的宽度D3可以设计的更小。另外一方面，N型重掺杂区(N+)28和阳极A直接相连，兼具N阱接触点的作用，所以此处可以将原先位于器件最左侧的N阱接触点去掉，进一步缩减了器件尺寸，节省了版图面积。
综上所述，本发明揭示一种无回滞效应硅控整流器型ESD保护结构及其实现方法，在已有的无回滞效应硅控整流器的基础上，将原先浮接的作为弱化保护环用的N阱中的N型重掺杂与左侧的P型重掺杂之间的浅沟道绝缘层去除，并将该N型重掺杂直接和硅控整流器的阳极直接相连，构成加强型的保护环，在回滞效应发生时，对空穴从阳极注入到N阱并到达N阱/P阱的影响程度(阻挡效率)大大提高，可以大大减小实现无回滞效应时所需的保护环的宽度，减少器件尺寸，另外该N型重掺杂同时起到N阱接出点的作用，所以可以同时去除原先位于阳极左侧的N阱接出点，可以进一步减少器件尺寸。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。