硅控整流器的制造方法
【技术领域】
[0001]本发明有关本发明有关静电放电保护装置，尤指一种用于为高压电路提供静电防护的硅控整流器。
【背景技术】
[0002]在相关领域中，娃控整流器(silicon controlled rectifier, SCR)常被用来作为静电防护装置(electrostatic discharge protect1n device, ESD protect1n device)。由于石圭控整流器在运作时会产生正反馈效应，所以保持电压(holding voltage)通常会偏低，使得传统硅控整流器只适合用来作为操作电压在5V以下的集成电路的静电防护装置。
[0003]传统上，可藉由增加硅控整流器的信道长度、或是使用其他额外辅助电路的方式，来提高硅控整流器的保持电压。然而，增加硅控整流器的信道长度必然会导致硅控整流器的尺寸随之变大，而使用其他额外辅助电路则会增加整体电路的设计复杂度和成本。因此，前述的两种方式并不是理想的解决方案。
【发明内容】
[0004]有鉴于此，如何在不增加硅控整流器的信道长度和使用额外辅助电路的情况下，便能有效提高硅控整流器的保持电压，实为业界有待解决的问题。
[0005]本说明书提供一种娃控整流器的实施例，其包含:一基板；一 N井区,设置于该基板的一第一侧；一 P井区，设置于该基板的该第一侧，且与该N井区相邻；一第一 N型掺杂区，设置于该N井区的一上表面；一第一 P型掺杂区，设置于该N井区的该上表面，且与该第一N型掺杂区相邻；一第二 N型掺杂区，设置于该P井区的一上表面；一第二 P型掺杂区，设置于该P井区的该上表面；一第一氧化隔离区，设置于该N井区的该上表面的局部区域与该P井区的该上表面的局部区域，并隔离该第一 P型掺杂区与该第二 N型掺杂区；一第二氧化隔离区，设置于该P井区的该上表面的局部区域，并隔离该第二 N型掺杂区与该第二 P型掺杂区；一阳极端，耦接于该第一 N型掺杂区与该第一 P型掺杂区；以及一阴极端，耦接于该第二 N型掺杂区与该第二 P型掺杂区；其中，该第一 P型掺杂区的离子掺杂浓度低于该第二P型掺杂区的离子掺杂浓度的百分之八十。
[0006]上述实施例的优点之一，是无需增加硅控整流器的信道长度和使用额外辅助电路，便能有效提闻5圭控整流器的保持电压。
[0007]上述实施例的另一优点，是可大幅扩展硅控整流器的应用范围，使得硅控整流器得以被更广泛地运用在各式高压集成电路的静电防护上。
[0008]本发明的其他优点将藉由以下的说明和附图进行更详细的解说。
【附图说明】
[0009]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
[0010]图1为本发明一实施例的硅控整流器简化后的剖面图。
[0011]【符号说明】
[0012]100硅控整流器
[0013]110 基板
[0014]120 N 井区
[0015]122、132 N 型掺杂区
[0016]124第一 P型掺杂区
[0017]130 P 井区
[0018]134第二 P型掺杂区
[0019]142、144氧化隔离区
[0020]150阳极端
[0021]160阴极端
【具体实施方式】
[0022]以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。
[0023]图1为本发明一实施例的硅控整流器100简化后的剖面图。硅控整流器100包含一基板 110、一 N 井区(N well) 120、一 P 井区(P well) 130、一第一 N 型掺杂区(N-typedoped reg1n, N reg1n) 122、一第 一 P 型惨杂区(P-type doped reg1n, P reg1n) 124、一第二 N型掺杂区132、一第二 P型掺杂区134、一第一氧化隔离区(oxide isolat1nreg1n) 142、一第二氧化隔离区144、一阳极端(anode terminal) 150、以及一阴极端(cathode terminal) 160。
[0024]如图1所示，N井区120设置于基板110的一第一侧。P井区130设置于基板110的第一侧，且与N井区120相邻。第一 N型掺杂区122设置于N井区120的一上表面。第一 P型掺杂区124设置于N井区120的上表面，且与第一 N型掺杂区122相邻。第二 N型掺杂区132和第二 P型掺杂区134皆设置于P井区130的一上表面。第一氧化隔离区142设置于N井区120的上表面的局部区域与P井区130的上表面的局部区域，并隔离第一 P型掺杂区124与第二 N型掺杂区132。第二氧化隔离区144设置于P井区130的上表面的局部区域，并隔离第二 N型掺杂区132与第二 P型掺杂区134。阳极端150耦接于第一 N型掺杂区122与第一 P型掺杂区124。阴极端160耦接于第二 N型掺杂区132与第二 P型掺杂区134。
[0025]实作上，N井区120与P井区130可皆直接位在基板110的第一侧上。或者，N井区120与P井区130可皆设置于基板110的第一侧上方，且与基板110之间存在有其他层结构，例如隔离层。另外，前述的第一 N型掺杂区122与第二 N型掺杂区132皆为一 N+掺杂区(N型的重掺杂区，heavily doped N reg1n)，且第二 P型掺杂区134为一 P+掺杂区(P型的重惨杂区，heavily doped P reg1n)。基板110则可用一 N型深埋层(N buried layer)或P型深埋层(P buried layer)来实现。
[0026]为了提升硅控整流器100的保持电压，可将第一 P型掺杂区124的离子掺杂浓度设计成低于第二 P型掺杂区134的离子掺杂浓度的百分之八十。在一实施例中，可将第一P型掺杂区124的离子掺杂浓度设计成低于第二 P型掺杂区134的离子掺杂浓度的三分之二，以进一步提升硅控整流器100的保持电压。
[0027]在另一实施例中，则可将第一 P型掺杂区124的离子掺杂浓度设计成低于第二 P型掺杂区134的离子掺杂浓度的三分之一，以更进一步提升硅控整流器100的保持电压。
[0028]例如，可将第一 P型掺杂区124的离子掺杂浓度设计成介于每立方公分1E13个离子至每立方公分1E14个离子的范围，并将第二 P型掺杂区134的离子掺杂浓度设计成大于每立方公分3E14个离子。
[0029]实作上，前述的第一 P型掺杂区124可用一 P-掺杂区(P型的轻掺杂区，lightlydoped P reg1n)来实现。<