LED外延结构、LED芯片及其制备方法与流程

本发明涉及半导体发光器件技术领域，尤其涉及一种LED外延结构、LED芯片及其制备方法。

背景技术：

LED照明灯是利用第四代绿色光源LED做成的一种照明灯具。LED被称为第四代照明光源或绿色光源，具有节能、环保、寿命长、体积小等特点，可以广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域。

现有的LED点阵显示芯片的制备方式为分别使用单色LED进行排布，当点阵间距变小或者解析度要求较高时，此种制备方式将变得非常困难，良品率也会随之下降。

另外，使用传统制备方式制备的LED芯片的侧出光彼此相互干扰，特别是此时短波段光子将会激发长波段光子，所以，需要另外形成隔离件以避免侧出光混光。

技术实现要素：

本发明的目的在于提供一种LED外延结构、LED芯片及其制备方法。

为实现上述发明目的之一，本发明一实施方式提供一种LED外延结构，包括衬底及外延晶体，所述衬底包括若干凹槽，所述外延晶体位于凹槽底部，且所述凹槽的内侧壁环绕所述外延晶体的侧缘设置。

作为本发明一实施方式的进一步改进，所述衬底还包括除去若干凹槽的衬底表面区域，所述若干凹槽及所述衬底表面区域均设有绝缘层，所述绝缘层对应凹槽底部形成一开口以暴露出所述衬底，所述外延晶体位于所述开口处。

作为本发明一实施方式的进一步改进，所述外延晶体由下向上依次包括AlN层、布拉格反射层、N型GaN层、InGaN/GaN超晶格层、GaN/InGaN量子阱层、P型AlGaN层及P型GaN层。

作为本发明一实施方式的进一步改进，所述布拉格反射层包括若干组叠置的AlcIndGa(1-c-d)N层及AlmInnGa(1-m-n)N层，其中，c、d、m、n取值范围为0～1，且1-c-d、1-m-n均大于零。

为实现上述发明目的之一，本发明一实施方式提供一种LED芯片，包括如上任意一项技术方案所述的LED外延结构，所述N型GaN层连接N型扫描线，所述P型GaN层连接P型扫描线。

为实现上述发明目的之一，本发明一实施方式提供一种LED外延结构的制备方法，包括步骤：

提供一衬底；

于所述衬底上形成若干凹槽；

于凹槽底部生长外延晶体，所述凹槽的内侧壁环绕所述外延晶体的侧缘设置。

作为本发明一实施方式的进一步改进，步骤“于凹槽底部生长外延晶体”具体包括：

于所述凹槽及除去凹槽的衬底表面区域生长绝缘层；

于所述绝缘层对应凹槽底部处形成一开口以暴露出所述衬底；

于所述开口处生长外延晶体。

作为本发明一实施方式的进一步改进，步骤“于凹槽底部生长外延晶体”具体包括：

于凹槽底部的衬底上生长AlN层；

于所述AlN层上生长布拉格反射层；

于所述布拉格反射层上生长N型GaN层；

于所述N型GaN层上生长InGaN/GaN超晶格层；

于所述InGaN/GaN超晶格层上生长GaN/InGaN量子阱层；

于所述GaN/InGaN量子阱层上生长P型AlGaN层；

于所述P型AlGaN层上生长P型GaN层。

作为本发明一实施方式的进一步改进，所述布拉格反射层包括若干组叠置的AlcIndGa(1-c-d)N层及AlmInnGa(1-m-n)N层，其中，c、d、m、n取值范围为0～1，且1-c-d、1-m-n均大于零。

为实现上述发明目的之一，本发明一实施方式提供一种LED芯片的制备方法，包括步骤：

提供一根据如上任意一项技术方案所述的LED外延结构的制备方法形成的LED外延结构；

刻蚀并暴露出所述N型GaN层；

于所述P型GaN层上形成透明导电层；

沉积钝化层并暴露出所述N型GaN层，镀覆N型GaN层及N型扫描线；

沉积钝化层并暴露出所述P型GaN层，镀覆P型GaN层及P型扫描线。

与现有技术相比，本发明的有益效果在于：本发明一实施方式的外延晶体位于凹槽内，每个外延晶体的侧缘均被凹槽内侧壁包围，此时，外延晶体的侧出光将被形成凹槽的衬底吸收，避免点阵间所发出的侧出光相互干扰，进而提高了LED芯片的解析度。

附图说明

图1是本发明一实施方式的LED外延结构示意图；

图2是本发明一实施方式的LED外延结构剖视图；

图3是本发明一实施方式的外延晶体示意图；

图4是本发明一实施方式的LED芯片示意图；

图5是本发明一实施方式的LED外延结构的制备方法步骤图；

图6是本发明一实施方式的外延晶体的制备方法步骤图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

如图1及图2所示，为本发明一实施方式的LED外延结构100的示意图。

LED外延结构100包括衬底10及外延晶体11。

衬底10为硅衬底。

衬底10包括若干凹槽101。

这里，凹槽101的横截面可为长方形、正方形、三角形、六边形、圆形或椭圆形，且凹槽101的横截面的尺寸的取值范围为10*10um～50*50um。

外延晶体11位于凹槽101底部1011，且凹槽101的内侧壁1012环绕外延晶体11的侧缘111设置。

较佳的，外延晶体11完全容纳于凹槽101内，即外延晶体11厚度小于凹槽101的深度。

这里，外延晶体11位于凹槽101内，每个外延晶体11的侧缘111均被凹槽101内侧壁1012包围，此时，外延晶体11的侧出光将被形成凹槽101的衬底10吸收，避免点阵间所发出的侧出光相互干扰，进而提高了LED芯片的解析度。

在本实施方式中，衬底10还包括除去若干凹槽101的衬底表面区域102。

若干凹槽101及衬底表面区域102均设有绝缘层12，绝缘层12对应凹槽101底部1011形成一开口121以暴露出衬底10，外延晶体11位于开口121处。

也就是说，外延晶体11位于凹槽101底部1011衬底10处，绝缘层12环绕外延晶体11且贴紧衬底10设置，此时，衬底10为空间及电路隔离的沟渠式衬底10。

这里，绝缘层12为SiNx绝缘层，实际操作中，可以先于衬底10处沉积绝缘层12，再根据电极线路排布形成开口121，开口121对应外延晶体11生长区域。

在本实施方式中，结合图3，外延晶体11由下向上依次包括AlN层112、布拉格反射层113、N型GaN层114、InGaN/GaN超晶格层115、GaN/InGaN量子阱层116、P型AlGaN层117及P型GaN层118。

具体的，外延晶体11的各层可于MOCVD(Metal Organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备或PVD(Physical Vapor Deposition，物理气相沉积)设备内形成。

AlN层112包括AlN缓冲层及非掺杂AlN应力补偿层。

这里，设备温度控制在1050～1100℃范围，压强控制在50～100Torr范围，生长的非掺杂AlN应力补偿层的厚度范围为200～500nm。

布拉格反射层113包括若干组叠置的AlcIndGa(1-c-d)N层1131及AlmInnGa(1-m-n)N层1132，其中，c、d、m、n取值范围为0～1，且1-c-d、1-m-n均大于零。

这里，设备温度控制在900～1100℃范围，压强控制在50～100Torr范围，于AlN层112的上方依次生长AlcIndGa(1-c-d)N层1131及AlmInnGa(1-m-n)N层1132，并重复生长该组合膜层(即AlcIndGa(1-c-d)N层1131及AlmInnGa(1-m-n)N层1132形成的组合膜层)，通过布拉格反射层113厚度及组分组合的控制，使得布拉格反射层113的反射率大于透过率，布拉格反射层113在光线垂直入射时于440～650nm波段有大于50％的反射率。

可以理解的，重复生长该组合膜层可以将GaN/InGaN量子阱层116发出的光反射至出光面，避免光线被衬底10吸收，且可降低位错线密度。

N型GaN层114的掺杂浓度为1*10¹⁸～1*10¹⁹/cm³。

这里，设备温度控制在1000～1050℃范围，压强控制在100～300Torr范围，生长的N型GaN层114的厚度范围为300～1000nm。

InGaN/GaN超晶格层115包括若干叠置的GaN层1151和InGaN层1152。

这里，设备温度控制在750～850℃范围，压强控制在200～300Torr范围，于N型GaN层114的上方依次生长GaN层1151及InGaN层1152，并重复生长该组合膜层(即GaN层1151及InGaN层1152形成的组合膜层，重复生长3-15个周期)以形成低温InGaN/GaN超晶格层115。

其中，InGaN层1152的In组分为0.01～0.1，GaN层1151及InGaN层1152的厚度范围均为1～50nm。

GaN/InGaN量子阱层116包括若干叠置的GaN量子垒层1161及InyGa(1-y)N量子阱层1162。

这里，设备温度控制在750～900℃范围，压强控制在100～300Torr范围，于InGaN/GaN超晶格层115上方依次生长GaN量子垒层1161及InyGa(1-y)N量子阱层1162，并重复生长该组合膜层(即GaN量子垒层1161及InyGa(1-y)N量子阱层1162形成的组合膜层，重复生长6～10个周期)以形成低温GaN/InGaN量子阱层116，GaN/InGaN量子阱层116作为发光层。

其中，可以通过调节In组分使得发光波长在所需的范围内，GaN量子垒层1161的厚度范围为6～12nm，InyGa(1-y)N量子阱层1162的厚度范围为2～4nm。

P型AlGaN层117为P型AlGaN电子阻挡层。

这里，设备温度控制在750～900℃范围，压强控制在100～400Torr范围，生长的P型AlGaN层117的厚度范围为30～60nm。

P型GaN层118为高温P型GaN空穴注入层。

这里，设备温度控制在800～1000℃范围，压强控制在100～400Torr范围，生长的P型GaN层118的厚度范围为30～50nm。

本发明还提供一种LED芯片200，参图4，LED芯片200包括LED外延结构100，N型GaN层114连接N型扫描线20，P型GaN层118连接P型扫描线21。

LED芯片200为点阵式LED芯片200。

这里，N型GaN层114及N型扫描线20之间通过连接线连接，P型GaN层118连接P型扫描线21之间也通过连接线连接，如此，可通过信号扫描方式形成影像。

点阵式LED芯片200初始发光区的波长为440～465nm，若需要将发光转变为任何想要的颜色，可通过局部喷涂荧光粉、量子点等波长转换方式实现。

本发明一实施方式提供一种LED外延结构100的制备方法，结合图5及上述LED外延结构100的说明，制备方法包括步骤：

提供一衬底10；

于衬底10上形成若干凹槽101；

于凹槽101底部1011生长外延晶体11，凹槽101的内侧壁1012环绕外延晶体11的侧缘111设置。

这里，外延晶体11位于凹槽101内，每个外延晶体11的侧缘111均被凹槽101内侧壁1012包围，此时，外延晶体11的侧出光将被形成凹槽101的衬底10吸收，避免点阵间所发出的侧出光相互干扰，进而提高了LED芯片的解析度。

这里，LED外延结构100的制备方法可于MOCVD(Metal Organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备或PVD(Physical Vapor Deposition，物理气相沉积)设备内完成。

在本实施方式中，步骤“于凹槽101底部1011生长外延晶体11”具体包括：

于凹槽101及除去凹槽101的衬底表面区域102生长绝缘层12；

于绝缘层12对应凹槽101底部1011处形成一开口121以暴露出衬底10；

于开口121处生长外延晶体11。

这里，绝缘层12为SiNx绝缘层，实际操作中，可以先于衬底10处沉积绝缘层12，再根据电极线路排布形成开口121，开口121对应外延晶体11生长区域。

在本实施方式中，结合图6，步骤“于凹槽101底部1011生长外延晶体11”具体包括：

步骤S1：于凹槽10底部1011的衬底10上生长AlN层112。

这里，AlN层112包括AlN缓冲层及非掺杂AlN应力补偿层，设备温度控制在1050～1100℃范围，压强控制在50～100Torr范围，生长的非掺杂AlN应力补偿层的厚度范围为200～500nm。

步骤S2：于AlN层112上生长布拉格反射层113。

这里，布拉格反射层113包括若干组叠置的AlcIndGa(1-c-d)N层1131及AlmInnGa(1-m-n)N层1132，其中，c、d、m、n取值范围为0～1，且1-c-d、1-m-n均大于零。

设备温度控制在900～1100℃范围，压强控制在50～100Torr范围，于AlN层112的上方依次生长AlcIndGa(1-c-d)N层1131及AlmInnGa(1-m-n)N层1132，并重复生长该组合膜层(即AlcIndGa(1-c-d)N层1131及AlmInnGa(1-m-n)N层1132形成的组合膜层)，通过布拉格反射层113厚度及组分组合的控制，使得布拉格反射层113的反射率大于透过率，布拉格反射层113在光线垂直入射时于440～650nm波段有大于50％的反射率。

可以理解的，重复生长该组合膜层可以将GaN/InGaN量子阱层116发出的光反射至出光面，避免光线被衬底10吸收，且可降低位错线密度。

步骤S3：于布拉格反射层113上生长N型GaN层114。

这里，N型GaN层114的掺杂浓度为1*10¹⁸～1*10¹⁹/cm³，设备温度控制在1000～1050℃范围，压强控制在100～300Torr范围，生长的N型GaN层114的厚度范围为300～1000nm。

步骤S4：于N型GaN层114上生长InGaN/GaN超晶格层115。

这里，InGaN/GaN超晶格层115包括若干叠置的GaN层1151和InGaN层1152，设备温度控制在750～850℃，压强控制在200～300Torr范围，于N型GaN层114的上方依次生长GaN层1151及InGaN层1152，并重复生长该组合膜层(即GaN层1151及InGaN层1152形成的组合膜层，重复生长3-15个周期)以形成低温InGaN/GaN超晶格层115。

其中，InGaN层1152的In组分为0.01～0.1，GaN层1151及InGaN层1152的厚度范围均为1～50nm。

步骤S5：于InGaN/GaN超晶格层115上生长GaN/InGaN量子阱层116。

这里，GaN/InGaN量子阱层116包括若干叠置的GaN量子垒层1161及InyGa(1-y)N量子阱层1162，设备温度控制在750～900℃范围，压强控制在100～300Torr范围，于InGaN/GaN超晶格层115上方依次生长GaN量子垒层1161及InyGa(1-y)N量子阱层1162，并重复生长该组合膜层(即GaN量子垒层1161及InyGa(1-y)N量子阱层1162形成的组合膜层，重复生长6～10个周期)以形成低温GaN/InGaN量子阱层116，GaN/InGaN量子阱层116作为发光层。

其中，可以通过调节In组分使得发光波长在所需的范围内，GaN量子垒层1161的厚度范围为6～12nm，InyGa(1-y)N量子阱层1162的厚度范围为2～4nm。

步骤S6：于GaN/InGaN量子阱层116上生长P型AlGaN层117。

这里，P型AlGaN层117为P型AlGaN电子阻挡层，设备温度控制在750～900℃范围，压强控制在100～400Torr范围，生长的P型AlGaN层117的厚度范围为30～60nm。

步骤S7：于P型AlGaN层117上生长P型GaN层118。

这里，P型GaN层118为高温P型GaN空穴注入层，设备温度控制在800～1000℃范围，压强控制在100～400Torr范围，生长P型GaN层118的厚度范围为30～50nm。

本发明一实施方式提供一种LED芯片200的制备方法，结合前述LED芯片200的说明，制备方法包括步骤：

提供一LED外延结构100；

刻蚀并暴露出N型GaN层114；

于P型GaN层118上形成透明导电层(未标示)；

沉积钝化层(未标示)并暴露出N型GaN层114，镀覆N型GaN层114及N型扫描线20；

沉积钝化层(未标示)并暴露出P型GaN层118，镀覆P型GaN层118及P型扫描线21。

LED芯片200为点阵式LED芯片200。

这里，N型GaN层114及N型扫描线20之间通过连接线连接，P型GaN层118连接P型扫描线21之间也通过连接线连接，如此，可通过信号扫描方式形成影像。

点阵式LED芯片200初始发光区的波长为440～465nm，若需要将发光转变为任何想要的颜色，可通过局部喷涂荧光粉、量子点等波长转换方式实现。

需要说明的是，本发明的LED外延结构100及LED芯片200的制备方法的各个步骤之间没有限定的先后关系，可以根据实际情况调整。

另外，本发明的LED外延结构100及LED芯片200的制备方法的其他说明可以参考前述LED外延结构100及LED芯片200的说明，在此不再赘述。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。