一种边发射高速半导体激光器芯片的制作方法

本实用新型涉及激光器技术领域，特别是涉及一种边发射高速半导体激光器芯片。

背景技术：

随着云计算、大数据、物联网等技术应用的兴起，以及互联网对各行业各领域的渗透，数据流量正持续迅猛增长，导致对激光器芯片的调制速率要求也越来越高。

高速直接调制的半导体激光器(DML)芯片，由于其低功耗、宽温工作及低成本等优点，在数据中心领域受到广泛应用，而为了提高DML芯片的调制速率，一个简单可行的方法是缩短激光器有源区的长度。根据理论计算，如果激光器有源区长度减小一半，则激光器带宽可提高40％。但是当激光器长度降低到200 μm以下，与激光器芯片厚度可比拟时，将大大增加芯片的解理工艺难度，甚至难以实现。而且，当芯片的长度较短时，夹条工艺难度也极大增加。

为了解决上述问题，国际上目前常用的做法是通过对接耦合技术在激光器出光端集成无源波导(“25.8Gbps direct modulation of BH AlGaInAs DFB lasers with p-InP substrate for low driving current”,22nd IEEE international Semiconductor Laser Conference,ThB5,197-198)。对接耦合技术是在外延片进行一次外延后，通过光刻及腐蚀，去除某些区域的部分外延材料，然后再生长具有不同厚度、不同带隙波长的材料，从而达到光子集成的目的。对接耦合技术能够对具有不同功能的区域进行独立优化，因此可制作出高性能的光子集成器件，但是其方法外延次数较多，外延过程中容易在对接界面出现空洞，导致吸收损耗较大，另外还需精细调节有源与无源波导的有效折射率，以降低界面反射，因此，对接耦合技术工艺较复杂，技术难度较高。

技术实现要素：

本实用新型要解决的技术问题是针对背景技术中存在问题，旨在提供一种工艺简单，耦合损耗小，适于规模化批量生产的高速半导体激光器芯片的制作方法。

本实用新型进一步要解决的技术问题是提供一种边发射高速半导体激光器芯片。

本实用新型采用如下技术方案：

本实用新型实施例提供了一种边发射高速半导体激光器芯片，激光器芯片结构包括：下覆盖层2、下波导层3、有源区4、上波导层5、上覆盖层15和接触层16，

所述下波导层3、有源区4和上波导层5区域注入有第一离子，相应注入有第一离子区域为无源波导区；

所述接触层16和覆盖层15的第二边缘区域注入有第二离子；其中，所述第二边缘区域位于所述第一离子区域之上。

可选的，所述第一离子为磷离子，所述第二离子为氢离子。

可选的，所述有源区4的长度为50-150μm。

可选的，所述无源波导区的长度为50-150μm。

可选的，所述第二离子注入深度为100-1000nm。

可选的，所述下波导层3由P型铟镓砷磷构成；所述有源区4由应变多量子阱构成；所述上波导层5由N型铟镓砷磷构成；所述覆盖层15由磷化铟构成；所述接触层16由N型铟镓砷材料构成。

可选的，所述下覆盖层2的厚度为500nm；下波导层3的厚度为100nm；有源区4的厚度为145nm；上波导层5的厚度为100nm；覆盖层15的厚度为1500nm；接触层16的厚度为200nm。

可选的，所述第二离子注入的深度为300m。

可选的，所述上波导层5和覆盖层15之间存在一层P型铟镓砷磷腐蚀停止层14。

本实用新型实施例针对短腔长半导体激光器难解理及夹条的工艺问题，采用量子阱混杂第一离子后集成获得的无源波导区解决，本实用新型所采用的结构，在材料外延生长次数上相比背景技术中提到的对接耦合技术更少，制作工艺简单，且有源区与无源波导区材料相同，避免了界面反射的问题，因此更适合大规模批量生产。虽然量子阱混杂工艺重复性较差，但对于高速直接调制半导体激光器，其对无源波导区的波长范围要求较宽，因此对本实用新型实施例所提出的量子阱混杂的重复性要求并不高。另一方面，本实用新型实施例还对无源波导部分采用氢离子注入，进一步降低了激光器注入电流的扩散长度，有利于减小激光器的漏电流。

附图说明

图1是本实用新型实施例提供的一种边发射高速半导体激光器芯片的结构示意图；

图2是本实用新型实施例提供的另一种边发射高速半导体激光器芯片的结构示意图；

图3是本实用新型实施例提供的一种边发射高速半导体激光器芯片加工状态中的结构示意图；

图4是本实用新型实施例提供的一种边发射高速半导体激光器芯片加工状态中的结构示意图；

图5是本实用新型实施例提供的一种边发射高速半导体激光器芯片加工状态中的结构示意图；

图6是本实用新型实施例提供的一种边发射高速半导体激光器芯片加工状态中的结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

在本实用新型的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型而不是要求本实用新型必须以特定的方位构造和操作，因此不应当理解为对本实用新型的限制。

此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

实施例1:

本实用新型实施例1提供了一种边发射高速半导体激光器芯片，如图1所示，包括激光器芯片在衬底1上依次生长有下覆盖层2、下波导层3、有源区4、上波导层5、上覆盖层15和接触层16，所述下波导层3、有源区4和上波导层 5的边缘区域注入有第一离子，相应注入有第一离子区域也被称为无源波导区；所述接触层16和上覆盖层15的第二边缘区域注入有第二离子；其中，所述第二边缘区域位于所述第一离子区域之上。

在本实用新型实施例结构中，所述第一离子也可以注入到下覆盖层2中，而作为必要的条件则是满足上述下波导层3、有源区4、上波导层5中完成第一离子的注入。

本实用新型实施例针对短腔长半导体激光器难解理及夹条的工艺问题，采用量子阱混杂第一离子后集成获得的无源波导区解决，本实用新型所采用的结构，在材料外延生长次数上相比背景技术中提到的对接耦合技术更少，制作工艺简单，且有源区与无源波导区材料相同，避免了界面反射的问题，因此更适合大规模批量生产。虽然量子阱混杂工艺重复性较差，但对于高速直接调制半导体激光器，其对无源波导区的波长范围要求较宽，因此对本实用新型实施例所提出的量子阱混杂的重复性要求并不高。另一方面，本实用新型实施例还对无源波导部分采用氢离子注入，进一步降低了激光器注入电流的扩散长度，有利于减小激光器的漏电流。

在本实用新型实施例具体实现过程中，存在一种优选的实现方式，其中，所述第一离子为磷离子，所述第二离子为氢离子。

本实用新型在不同使用场合，其有源区4的长度的取值区间在50-150μm 之间，其参数值的取值跟芯片的加工工艺有关，也与预设的激光器大小尺寸等相关。相应的，其无源波导区的长度的取值区间为50-150μm；其第二离子注入深度为100-1000nm，其中，注入的深度越深则可进一步降低激光器注入电流的扩散长度，但是同时也会增加加工所需的时间和产品的成本，另外注入的越深，注入的离子往侧向的扩散长度越长，将影响激光器可靠性。因此，具体操作时通常会根据上覆盖层15和接触层16的厚度，取两者厚度总和的1/3左右为宜。

本实用新型实施例所述结构适用于各种边发射半导体激光器芯片，下面以一种构成边发射半导体激光器芯片的各材料层结构为例，阐述如何将相应各层半导体材料适用到本实用新型实施例1中所揭示的结构。具体的：所述下波导层3由P型铟镓砷磷构成；所述有源区4由应变多量子阱构成；所述上波导层5 由N型铟镓砷磷构成；所述上覆盖层15由磷化铟构成；所述接触层16由N型铟镓砷材料构成。

进一步的，本实用新型实施例还给予了一组可行的参数值，用于结合上述各材料类型实现边发射高速半导体激光器。具体的，下覆盖层2厚度为500nm；下波导层3的厚度为100nm；有源区4的厚度为145nm；上波导层5的厚度为90nm；上覆盖层15的厚度为1500nm；接触层16的厚度为200nm。

结合上述由具体材料和相应厚度构成的结构，对应于上述边发射高速半导体激光器，所述氢离子注入的深度的参数值具体为300nm。

为了便于工业生产，使激光芯片在加工制造过程中的光刻和腐蚀工艺的效率更高、精度更好，结合本实用新型实施例存在一种优选的实现方案，如图2 所示，所述上波导层5和上覆盖层15之间存在一层P型铟镓砷磷P-InGaAsP腐蚀停止层14。该腐蚀停止层14有助于本实用新型实施例所提出的激光芯片结构制作脊型波导结构。

实施例2：

在提出了实施例1所述的一种边发射高速半导体激光器芯片结构之后，进一步通过本实用新型实施例阐述如何实现相应结构的工业制造。在本实用新型实施例中采用实施例1中包含P-InGaAsP腐蚀停止层14的结构为例，并结合实施例1中给予的一套可行的材料和参数值进行阐述。

如图3所示，在步骤201是在N型磷化铟(InP)衬底1上，采用金属有机物化学气相淀积(Metal-organic Chemical Vapor DePosition，简写为：MOCVD) 方法依次生长InP缓冲层2(在实施例1中也称为下覆盖层2)，晶格匹配的铟镓砷磷(InGaAsP)下波导层3，应变多量子阱层4，晶格匹配的InGaAsP上波导层5，p型InP层6，InGaAsP腐蚀停止层7以及本征InP牺牲层8，其中InP 缓冲层2厚500nm，下波导层3厚100nm，应变多量子阱层4厚度为145nm，其中，应变多量子阱层4包含了9个量子阱和10个垒层，阱和垒的厚度分别为5nm 和10nm，上波导层5厚度为90nm，p型InP层6厚度为10nm，InGaAsP腐蚀停止层7厚度10nm，InP牺牲层8厚度200nm。

一次外延生长完后，在步骤202中，采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简写为：PECVD)法在外延片表面生长 200nm的SiO₂掩膜层9，并采用光刻及刻蚀技术制作掩膜图形，形成区域10和区域11，制作的SiO₂掩膜图形为长150μm。

在步骤203中，在区域11进行磷离子注入，随后去除外延片表面的SiO₂掩膜层9，如图4所示，再整片生长SiO2层12，然后对外延片进行快速热退火。

在步骤204中，依次去除外延片表面的SiO2层12，本征InP牺牲层8和 InGaAsP腐蚀停止层7，具体是采用不同的腐蚀液，依次采用第一腐蚀液腐蚀掉 SiO2层12,第二腐蚀液腐蚀掉牺牲层8(InGaAsP腐蚀停止层7对第二腐蚀液具有抗腐蚀性)，采用第三腐蚀液腐蚀掉InGaAsP腐蚀停止层7(p型InP层6对所述第三腐蚀液具有抗腐蚀性)。

在步骤205中，如图5所示，采用金属有机物化学气相淀积(MOCVD)方法依次生长InP缓冲层13、InGaAsP腐蚀停止层14、InP上覆盖层15、以及InGaAs 接触层16。

在步骤205中完成二次外延生长后，在步骤206中，如图5所示，再采用等离子体增强化学气相沉积(PECVD)法在外延片表面生长250nm的SiO₂掩膜层 17，并采用光刻及刻蚀技术制作掩膜图形，形成区域18和区域19，制作的SiO₂掩膜图形为长160μm，沿条长方向的图形周期为200μm，然后对区域19进行氢离子注入，注入深度为300nm，得到如图2所示结构效果。

在步骤204中，去除SiO2掩膜层17，然后如图6所示，整片生长SiO2掩膜层20，随后制作脊型波导结构，开接触窗口，制作P面电极，减薄及制作N 面电极。

本实施例可用于制作实施例1中所述相关边发射高速半导体激光器芯片，本领域技术人员还可以根据本实施例所公开的内容，在无需创造性劳动的情况下实现无InGaAsP腐蚀停止层的情况(仅仅是在做脊型波导结构时会对制作工艺精度有较高的要求)。另外，对于其它参数或者材料结构类型的发射高速半导体激光器芯片，若涉及实施例1所述的结构也可以利用实施例2所述的制作方法完成，均属于本实用新型实施例的保护范围。

在本实用新型实施例中，实施例1中的上覆盖层15因为加工工艺的需求，被拆分成p型InP层6、InP缓冲层13和InP上覆盖层15，并且，为了提高脊型波导结构加工效率，还在所述InP缓冲层13和InP上覆盖层15之间增设了腐蚀停止层14。但是，上述几种可行的结构，均属于本实用新型实施例的保护范围内。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。