一种具有稳定信号结构的高频DDR连接器的制作方法

本实用新型涉及高频DDR连接器，具体公开了一种具有稳定信号结构的高频DDR连接器。

背景技术：

DDR(Double Data Rate，双倍速率同步动态随机存储器)，严格的说DDR应该叫DDR SDRAM，即DDR内存，与传统的单数据速率相比，DDR技术实现了一个时钟周期内进行两次读/写操作，数据传输率达到单数据速率的两倍。

随着科技不断进步，传输速率的要求不断提高，DDR内存不断向高频化改良，对应地，DDR连接器也需要实现高频化才能够与高频DDR内存匹配，实现信号的高速传输。高频DDR内存与高频DDR连接器的信号传输还通过非接触信号传输实现，现有技术中，弹臂端子是高频DDR连接器与高频DDR内存实现信号交换的部分，传统弹臂端子的顶部都设有针尖部，针尖部相当于一根天线，会将弹臂端子中的信号发射出去，导致信号丢失，形成阻抗大、回波损耗等问题；流过弹臂端子的信号会产生谐振问题，产生的谐振会干扰信号正常传输，导致信号完整性受到影响。

技术实现要素：

基于此，有必要针对现有技术问题，提供一种具有稳定信号结构的高频DDR连接器，设置特殊的结构，能够有效防止信号丢失、损耗，同时能够有效提高信号的保真性。

为解决现有技术问题，本实用新型公开一种具有稳定信号结构的高频DDR连接器，包括连接器壳体，连接器壳体中设有插槽，插槽的两侧安装有若干弹臂端子，弹臂端子从下至上依次包括焊接部、支承部、导接部和针尖部，插槽的底部固定连接有谐振消除块；

导接部与支承部通过第一弯折部固定连接，导接部的中心向靠近插槽的一侧弯曲，第一弯折部从下往上向靠近插槽的一侧弯折，导接部的横截面长宽分别为A、B，针尖部横截面的长宽分别为a、b，0.3A≤a≤0.7A，0.3B≤b≤0.7B，针尖部的长度为d，d≤0.3C。

进一步的，焊接部突出于连接器壳体的底部。

进一步的，导接部与插槽边缘的最大间距为d，d≤2mm。

进一步的，第一弯折部的长度为c，导接部的长度为C，c<0.5C。

进一步的，a＝0.5A，b＝0.5B，d＝0.2C。

进一步的，针尖部与导接部通过第二弯折部固定连接。

进一步的，第二弯折部从下往上向远离插槽的一侧弯折。

进一步的，谐振消除块包括底板，底板的两侧上固定有若干接触块，接触块的一侧面与支承部邻接。

进一步的，接触块顶部的形状与第一弯折部的形状匹配。

本实用新型的有益效果为：本实用新型公开一种具有稳定信号结构的高频DDR连接器，设置稳定信号的结构，针尖部设置为细短薄型，能够有效减少信号从针尖部发射出去，从而减少信号的丢失，降低信号的阻抗和回波损耗，确保信号的完整性，谐振消除块能够有效吸收弹臂端子中信号产生的谐振，提高信号传输的保真性。

附图说明

图1为本实用新型的立体结构示意图。

图2为本实用新型在高频DDR内存插入状态下的剖面结构示意图。

图3为本实用新型中弹臂端子和谐振消除块的结构示意图。

附图标记为：连接器壳体10、插槽11、弹臂端子20、焊接部21、支承部22、第一弯折部221、导接部23、针尖部24、第二弯折部241、谐振消除块30、底板31、接触块32、高频DDR内存40。

具体实施方式

为能进一步了解本实用新型的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本实用新型作进一步详细描述。

参考图1至图3。

本实用新型实施例公开一种具有稳定信号结构的高频DDR连接器，包括连接器壳体10，连接器壳体10中设有插槽11，插槽11的两侧安装有若干弹臂端子20，弹臂端子20从下至上依次包括焊接部21、支承部22、导接部23和针尖部24，插槽11的底部固定连接有谐振消除块30，优选地，谐振消除块30由低损介电材料做成；

导接部23与支承部22通过第一弯折部221固定连接，导接部23的中心向靠近插槽11的一侧弯曲，第一弯折部221从下往上向靠近插槽11的一侧弯折，能够有效确保弹臂端子20的弹性，导接部23的横截面长宽分别为A、B，针尖部24横截面的长宽分别为a、b，0.3A≤a≤0.7A，0.3B≤b≤0.7B，针尖部24的长度为d，d≤0.3C。

焊接部21与PCB板电连接，将高频DDR内存40插入插槽11中，高频DDR内存40将两侧的弹臂端子20压向两侧，相应的，插槽11两侧的弹臂端子20将高频DDR内存40夹紧，导接部23弯曲的中心与高频DDR内存40接触，通过导接部23与高频DDR内存40实现信号交换；针尖部24的横截面的长宽明显小于导接部23的横截面的长宽，且针尖部24的长度明显小于导接部23的长度，能够有效减少信号从针尖部24发射出去；在信号交换传递的过程中，各个弹臂端子20之间会产生谐振，谐振消除块30能够有效吸收弹臂端子20之间的电谐振，达到降低谐振干扰的效果。

本实用新型设置稳定信号的结构，针尖部24设置为细短薄型，能够有效减少信号从针尖部24发射出去，从而减少信号的丢失，降低信号的阻抗和回波损耗，确保信号的完整性，谐振消除块30能够有效吸收弹臂端子20中信号产生的谐振，提高信号传输的保真性。

基于上述实施例，焊接部21突出于连接器壳体10的底部，方便将焊接部21焊接于PCB板上。

弹臂端子20与高频DDR连接器的平均距离较大，容易出现串扰失真，基于上述实施例，导接部23与插槽11边缘的最大间距为d，d≤2mm，导接部23与高频DDR内存40的平均间距很小，非接触信号能够更加高效地往返于导接部23和高频DDR内存40之间，非接触信号传输的速率高，且能够减小串扰失真。

为进一步提高信号传输速率，基于上述实施例，第一弯折部221的长度为c，导接部23的长度为C，c<0.5C，第一弯折部221的水平高度低于插槽11底部的水平高度，能够有效提高导接部23整体与插槽11相对的面积，提高非接触信号传输的速率。

为进一步减少针尖部24丢失信号，基于上述实施例，a＝0.5A，b＝0.5B，d＝0.2C，有效降低针尖部24的横截面积和长度，从而能够显著减少信号从针尖部24发射出去，降低信号的丢失、损耗，同时能够有效确保针尖部24不会过于细薄而影响针尖部24结构稳定性，在确保针尖部24能够减小损耗的同时确保针尖部24的机械强度。

为进一步提高弹臂端子20整体的弹性，基于上述实施例，针尖部24与导接部23通过第二弯折部241固定连接，第二弯折部241从下往上向远离插槽11的一侧弯折，能够确保导接部23凸出于弹臂端子20的整体，提高导接部23将高频DDR内存40夹紧的效果，同时确保针尖部24作为天线提高信号传输的质量。

基于上述实施例，谐振消除块30包括底板31，底板31的两侧上固定有若干接触块32，接触块32的一侧面与支承部22邻接，接触块32通过与支承部22接触能够将弹性端子20产生的谐振吸收，并将谐振传递到底板31中，通过底板31与接触块32的配合，能够有效削减谐振，确保信号的保真性。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。