阵列基板、显示装置和制造阵列基板的方法与流程

本发明涉及显示技术，更具体地，涉及阵列基板、显示装置和制造阵列基板的方法。

背景技术：

阵列基板通常包括在其显示区中的多个子像素，所述多个子像素中的每一个由薄膜晶体管控制用于图像显示。阵列基板的各种驱动电路通常设置在阵列基板的外围区中。这些驱动电路也包括其操作所需的薄膜晶体管。

技术实现要素：

一方面，本发明提供了一种阵列基板，其具有多个第一底栅型薄膜晶体管和多个第二底栅型薄膜晶体管，所述多个第一底栅型薄膜晶体管中的每一个包括金属氧化物有源层，所述多个第二底栅型薄膜晶体管中的每一个包括硅有源层。

可选地，阵列基板包括：底部衬底；栅极层，其位于底部衬底上，并且包括分别用于所述多个第一底栅型薄膜晶体管的多个第一栅极以及分别用于所述多个第二底栅型薄膜晶体管的多个第二栅极；栅绝缘层，其位于栅极层的远离底部衬底的一侧；金属氧化物层，其包括分别用于所述多个第一底栅型薄膜晶体管的多个金属氧化物有源层，所述多个金属氧化物有源层中的每一个位于栅绝缘层的远离所述多个第一栅极之一的一侧；以及多晶硅层，其包括分别用于所述多个第二底栅型薄膜晶体管的多个多晶硅有源层，所述多个多晶硅有源层中的每一个位于栅绝缘层的远离所述多个第二栅极之一的一侧。

可选地，阵列基板还包括：位于多晶硅层的远离栅绝缘层的一侧的第一绝缘层；以及位于金属氧化物层的远离第一绝缘层的一侧的第二绝缘层；其中，第一绝缘层位于多晶硅层与金属氧化物层之间。

可选地，阵列基板还包括源漏极层，所述源漏极层包括多个第一源极、多个第一漏极、多个第二源极和多个第二漏极；所述多个金属氧化物有源层中的每一个通过延伸通过第二绝缘层的过孔电连接至所述多个第一源极之一和所述多个第一漏极之一；并且所述多个多晶硅有源层中的每一个通过延伸通过第一绝缘层和第二绝缘层的过孔电连接至所述多个第二源极之一和所述多个第二漏极之一。

可选地，阵列基板还包括：位于源漏极层的远离第二绝缘层的一侧的钝化层；位于钝化层的远离源漏极层的一侧的第一电极层；以及位于第一电极层的远离底部衬底的一侧的第二电极层；其中，第一电极层和第二电极层是选自像素电极层和公共电极层的两个不同的层。

可选地，阵列基板还包括第一电极层和第二电极层，第一电极层和第二电极层是选自像素电极层和公共电极层的两个不同的层；其中，第一电极层与栅极层位于同层；并且栅绝缘层位于栅极层和第一电极层的远离底部衬底的一侧。

可选地，阵列基板还包括：位于金属氧化物层和多晶硅层的远离栅绝缘层的一侧的源漏极层；源漏极层包括多个第一源极、多个第一漏极、多个第二源极和多个第二漏极；所述多个金属氧化物有源层中的每一个电连接至所述多个第一源极之一和所述多个第一漏极之一；并且所述多个多晶硅有源层中的每一个电连接至所述多个第二源极之一和所述多个第二漏极之一。

可选地，所述多个第一底栅型薄膜晶体管为背沟道蚀刻型薄膜晶体管。

可选地，阵列基板还包括：位于多晶硅层的远离栅绝缘层的一侧的第一绝缘层；其中，第一绝缘层位于多晶硅层与金属氧化物层之间；并且所述多个多晶硅有源层中的每一个通过延伸通过第一绝缘层的过孔电连接至所述多个第二源极之一和所述多个第二漏极之一。

可选地，阵列基板还包括：位于源漏极层的远离栅绝缘层的一侧的钝化层；其中，第二电极层位于钝化层的远离源漏极层的一侧。

可选地，所述多个第一底栅型薄膜晶体管位于显示区中，所述多个第二底栅型薄膜晶体管位于外围区中。

可选地，所述多个第一底栅型薄膜晶体管为多个驱动薄膜晶体管，所述多个驱动薄膜晶体管中的每一个连接至电源线和有机发光二极管；并且所述多个第二底栅型薄膜晶体管为多个开关薄膜晶体管，所述多个开关薄膜晶体管中的每一个连接至数据线和所述多个驱动薄膜晶体管之一的栅极。

可选地，所述阵列基板还包括显示驱动器电路；其中，显示驱动器电路包括多个第二底栅型薄膜晶体管。

另一方面，本发明提供了一种显示装置，其包括本文所述的或通过本文所述的方法制造的阵列基板。

另一方面，本发明提供了一种制造阵列基板的方法，包括：形成多个第一底栅型薄膜晶体管和多个第二底栅型薄膜晶体管，所述多个第一底栅型薄膜晶体管中的每一个包括金属氧化物有源层，所述多个第二底栅型薄膜晶体管中的每一个包括硅有源层。

可选地，所述方法包括：在底部衬底上形成栅极层，所述栅极层形成为包括分别用于所述多个第一底栅型薄膜晶体管的多个第一栅极以及分别用于所述多个第二底栅型薄膜晶体管的多个第二栅极；在栅极层的远离底部衬底的一侧形成栅绝缘层；形成金属氧化物层，所述金属氧化物层包括分别用于所述多个第一底栅型薄膜晶体管的多个金属氧化物有源层，所述多个金属氧化物有源层中的每一个位于栅绝缘层的远离所述多个第一栅极之一的一侧；以及形成多晶硅层，所述多晶硅层包括分别用于所述多个第二底栅型薄膜晶体管的多个多晶硅有源层，所述多个多晶硅有源层中的每一个位于栅绝缘层的远离所述多个第二栅极之一的一侧。

可选地，所述方法还包括：在多晶硅层的远离栅绝缘层的一侧形成第一绝缘层；以及在金属氧化物层的远离第一绝缘层的一侧形成第二绝缘层；其中，第一绝缘层形成在多晶硅层与金属氧化物层之间。

可选地，所述方法还包括：形成源漏极层，所述源漏极层形成为包括多个第一源极、多个第一漏极、多个第二源极和多个第二漏极；形成延伸通过第二绝缘层的过孔，用于将所述多个金属氧化物有源层中的每一个电连接至所述多个第一源极之一和所述多个第一漏极之一；以及形成延伸通过第一绝缘层和第二绝缘层的过孔，用于将所述多个多晶硅有源层中的每一个电连接至所述多个第二源极之一和所述多个第二漏极之一。

可选地，所述方法还包括：在源漏极层的远离第二绝缘层的一侧形成钝化层；在钝化层的远离源漏极层的一侧形成第一电极层；以及在第一电极层的远离底部衬底的一侧形成第二电极层；其中，第一电极层和第二电极层是选自像素电极层和公共电极层的两个不同的层。

可选地，所述方法还包括：形成第一电极层以及形成第二电极层，第一电极层和第二电极层是选自像素电极层和公共电极层的两个不同的层；其中，在单次工艺中利用相同的掩模板将第一电极层和栅极层形成在同层；并且栅绝缘层形成在栅极层和第一电极层的远离底部衬底的一侧。

可选地，所述方法还包括：在金属氧化物层和多晶硅层的远离栅绝缘层的一侧形成源漏极层；其中，源漏极层形成为包括多个第一源极、多个第一漏极、多个第二源极和多个第二漏极；所述多个金属氧化物有源层中的每一个形成为电连接至所述多个第一源极之一和所述多个第一漏极之一；所述多个多晶硅有源层中的每一个形成为电连接至所述多个第二源极之一和所述多个第二漏极之一；并且在背沟道蚀刻工艺中形成所述多个金属氧化物有源层的沟道区。

可选地，所述方法还包括：在多晶硅层的远离栅绝缘层的一侧形成第一绝缘层，第一绝缘层形成在多晶硅层与金属氧化物层之间；以及形成延伸通过第一绝缘层的过孔，用于将所述多个多晶硅有源层中的每一个电连接至所述多个第二源极之一和所述多个第二漏极之一。

可选地，所述方法还包括：在源漏极层的远离栅绝缘层的一侧形成钝化层；其中，第二电极层位于钝化层的远离源漏极层的一侧。

附图说明

以下附图仅仅是根据所公开的各种实施例的以示意性为目的的示例，并非旨在限定本发明的范围。

图1a是示出根据本公开的一些实施例中的阵列基板的结构的示意图。

图1b是示出根据本公开的一些实施例中的阵列基板的结构的示意图。

图1c是示出根据本公开的一些实施例中的阵列基板的结构的示意图。

图2是根据本公开的一些实施例中的沿着图1a的阵列基板中的线a-a'的剖视图。

图3是根据本公开的一些实施例中的沿着图1a的阵列基板中的线a-a'的剖视图。

图4是根据本公开的一些实施例中的沿着图1a的阵列基板中的线a-a'的剖视图。

图5a至图5e示出了根据本公开的一些实施例中的制造阵列基板的过程。

图6a至图6e示出了根据本公开的一些实施例中的制造阵列基板的过程。

图7a至图7e示出了根据本公开的一些实施例中的制造阵列基板的过程。

具体实施方式

现在将参照以下实施例更加详细地描述本公开。应当注意的是，在本文中，一些实施例的以下描述仅仅是以示意和说明为目的而呈现的。其并非意为详尽的或者限于所公开的精确形式。

在本公开中发现，通过使驱动电路中的薄膜晶体管具有高开关速度和高驱动电流并且使多个子像素中的薄膜晶体管具有低漏电流和高均匀性，能够实现提高的显示质量。例如，在本公开中发现，可通过将不同类型的薄膜晶体管分别用于多个子像素和多个栅极驱动电路(gate-on-arraycircuit)来实现液晶显示面板中的提高的显示质量。

在一些实施例中，多个子像素中的薄膜晶体管可为金属氧化物晶体管，栅极驱动电路中的薄膜晶体管可为多晶硅晶体管。例如，金属氧化物晶体管可为底栅型晶体管，多晶硅晶体管可为顶栅型晶体管。然而，在本公开中发现，由于需要多达11个掩模板用于制造这种阵列基板，因此制造这种阵列基板的工艺极为繁重。

因此，本公开特别提出了一种阵列基板、显示装置以及制造阵列基板的方法，其基本避免了由于现有技术的限制和缺点而导致的问题中的一个或多个。一方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括多个第一底栅型薄膜晶体管和多个第二底栅型薄膜晶体管，所述多个第一底栅型薄膜晶体管中的每一个具有金属氧化物有源层，所述多个第二底栅型薄膜晶体管中的每一个具有硅有源层。可选地，硅有源层是多晶硅有源层。可选地，硅有源层是非晶硅有源层。

图1a是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参照图1a，一些实施例中的阵列基板包括多个第一底栅型薄膜晶体管1和多个第二底栅型薄膜晶体管2。多个第一底栅型薄膜晶体管1中的每一个是具有金属氧化物有源层的薄膜晶体管。多个第二底栅型薄膜晶体管2中的每一个是具有多晶硅有源层的薄膜晶体管。可选地，阵列基板形成为具有显示区da和外围区pa。可选地，多个第一底栅型薄膜晶体管1位于显示区da中，多个第二底栅型薄膜晶体管2位于外围区pa中。可选地，阵列基板包括多个子像素11的矩阵的阵列，并且多个第一底栅型薄膜晶体管1中的每一个位于多个子像素11之一中，如图1a所示。可选地，阵列基板包括显示驱动器电路12，显示驱动器电路12包括多个第二底栅型薄膜晶体管2。可选地，显示驱动器电路12是用于驱动阵列基板中的多条栅线的栅极驱动电路。可选地，显示驱动器电路12是多路输出选择器(demultiplexer)电路。可选地，阵列基板是液晶阵列基板。

如本文所用，术语“外围区”是指设有各种电路和导线以将信号传输至阵列基板的区。为了增加显示装置的透明度，可将显示装置的不透明或不透光的部件(例如，电池、印刷电路板、金属框)设置在外围区中而非显示区中。如本文所用，术语“显示区”是指阵列基板的实际显示图像的区。可选地，显示区可包括子像素区域和子像素间区域两者。子像素区域是指子像素的发光区域，例如，液晶显示器中对应于像素电极的区域或者有机发光二极管显示器中对应于发光层的区域。子像素间区域是指相邻子像素区域之间的区域，例如，液晶显示器中对应于黑矩阵的区域或者有机发光二极管显示器中对应于像素界定层的区域。可选地，子像素间区域是同一个像素中的相邻子像素区域之间的区域。可选地，子像素间区域是来自两个相邻像素的两个相邻子像素区域之间的区域。

在一些实施例中，阵列基板的显示区包括多个第一底栅型薄膜晶体管和多个第二底栅型薄膜晶体管两者。图1b是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参照图1b，一些实施例中的阵列基板包括多个第一底栅型薄膜晶体管1和多个第二底栅型薄膜晶体管2，这两者均位于显示区da中。多个第一底栅型薄膜晶体管1中的每一个是具有金属氧化物有源层的薄膜晶体管。多个第二底栅型薄膜晶体管2中的每一个是具有多晶硅有源层的薄膜晶体管。在一个示例中，阵列基板包括多个子像素11的矩阵的阵列，多个子像素11中的每一个包括多个第一底栅型薄膜晶体管1中的至少一个以及多个第二底栅型薄膜晶体管2中的至少一个。可选地，阵列基板是有机发光二极管阵列基板。可选地，多个第一底栅型薄膜晶体管1是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线和发光二极管的晶体管)。可选地，多个第二底栅型薄膜晶体管2是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅极的晶体管，即，地址选择薄膜晶体管)。

在一些实施例中，多个第一底栅型薄膜晶体管位于显示区中，多个第二底栅型薄膜晶体管位于显示区和外围区中。图1c是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参照图1c，一些实施例中的阵列基板包括多个第一底栅型薄膜晶体管1和多个第二底栅型薄膜晶体管2。外围区pa包括所述多个第二底栅型薄膜晶体管2中的多个第二底栅型薄膜晶体管。显示区da包括所述多个第一底栅型薄膜晶体管1以及所述多个第二底栅型薄膜晶体管2中的多个第二底栅型薄膜晶体管。在一个示例中，阵列基板是有机发光二极管阵列基板。可选地，多个第一底栅型薄膜晶体管1是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线和发光二极管的晶体管)。可选地，显示区da中的多个第二底栅型薄膜晶体管2是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅极的晶体管，即，地址选择薄膜晶体管)。可选地，外围区pa中的多个第二底栅型薄膜晶体管2是设置在外围区pa中的显示驱动器电路12中的薄膜晶体管。

图2是根据本公开的一些实施例中的沿着图1a的阵列基板中的线a-a'的剖视图。图3是根据本公开的一些实施例中的沿着图1a的阵列基板中的线a-a'的剖视图。图4是根据本公开的一些实施例中的沿着图1a的阵列基板中的线a-a'的剖视图。参照图2至图4，在阵列基板中示出了多个第一底栅型薄膜晶体管1之一和多个第二底栅型薄膜晶体管2之一。阵列基板包括：底部衬底10、位于底部衬底10上的栅极层100；栅绝缘层20，其位于栅极层100的远离底部衬底10的一侧；金属氧化物层200a；以及多晶硅层200b。栅极层100包括多个第一底栅型薄膜晶体管1各自的多个第一栅极g1以及多个第二底栅型薄膜晶体管2各自的多个第二栅极g2。金属氧化物层200a包括多个第一底栅型薄膜晶体管1各自的多个金属氧化物有源层al1。多晶硅层200b包括多个第二底栅型薄膜晶体管2各自的多个多晶硅有源层al2。多个金属氧化物有源层al1中的每一个位于栅绝缘层20的远离多个第一栅极g1之一的一侧。多个多晶硅有源层al2中的每一个位于栅绝缘层20的远离多个第二栅极g2之一的一侧。

可选地，多个第一栅极g1和多个第二栅极g2位于同层，并且在单次工艺中利用相同的掩模板和相同的导电材料对多个第一栅极g1和多个第二栅极g2进行构图。可选地，多个第一栅极g1和多个第二栅极g2位于不同的层，例如，在两次构图工艺中形成或利用两个掩模板形成。如本文所用，术语“同层”是指在相同步骤中同时形成的各层之间的关系。在一个示例中，当多个第一栅极g1和多个第二栅极g2作为在同层材料中执行的相同的构图工艺的一个或多个步骤的结果而形成时，多个第一栅极g1和多个第二栅极g2位于同层。在另一示例中，可通过同时执行形成多个第一栅极g1的步骤和形成多个第二栅极g2的步骤来将多个第一栅极g1和多个第二栅极g2形成在同层中。术语“同层”并非总是表示在剖视图中层的厚度或层的高度相同。

由于金属氧化物层200a和多晶硅层200b在两个分开的构图工艺中形成，因此它们位于不同的层。可选地，如图3所示，金属氧化物层200a和多晶硅层200b可以形成在基本相同的水平面上。在一个示例中，金属氧化物层200a和多晶硅层200b两者形成在栅绝缘层20的表面上。可选地，如图2和图4所示，金属氧化物层200a和多晶硅层200b可以形成在两个不同的水平面上。在一个示例中，金属氧化物层200a形成在第一绝缘层30的表面上，而多晶硅层200b形成在栅绝缘层20的表面上。

参照图2，一些实施例中的阵列基板还包括：位于多晶硅层200b的远离栅绝缘层20的一侧的第一绝缘层30；以及位于金属氧化物层200a的远离第一绝缘层30的一侧的第二绝缘层40，从而使得第一绝缘层30位于多晶硅层200b与金属氧化物层200a之间，多晶硅层200b位于栅绝缘层20与第一绝缘层30之间，并且金属氧化物层200a位于第一绝缘层30与第二绝缘层40之间。一些实施例中的阵列基板还包括源漏极层300，其具有多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2。多个金属氧化物有源层al1中的每一个通过延伸通过第二绝缘层40的过孔电连接至多个第一源极s1之一和多个第一漏极d1之一。如图2所示，多个第一源极s1中的每一个通过延伸通过第二绝缘层40的过孔v1电连接至多个金属氧化物有源层al1之一，并且多个第一漏极d1中的每一个通过延伸通过第二绝缘层40的过孔v2电连接至多个金属氧化物有源层al1之一。可选地，多个多晶硅有源层al2中的每一个通过延伸通过第一绝缘层30和第二绝缘层40的过孔电连接至多个第二源极s2之一和多个第二漏极d2之一。例如，多个第二源极s2中的每一个通过延伸通过第一绝缘层30和第二绝缘层40的过孔v3电连接至多个多晶硅有源层al2之一，并且多个第二漏极d2中的每一个通过延伸通过第一绝缘层30和第二绝缘层40的过孔v4电连接至多个多晶硅有源层al2之一。

可选地，多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2位于同层，并且在单次工艺中利用相同的掩模板和相同的导电材料对多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2进行构图。可选地，多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2位于不同的层，例如，在两次构图工艺中或利用两个掩模板形成。例如，多个第一源极s1和多个第一漏极d1位于第一层，并且多个第二源极s2和多个第二漏极d2位于第二层。

在一些实施例中，所述阵列基板还包括钝化层。参照图2至图4，阵列基板还包括位于源漏极层300的远离第二绝缘层40的一侧的钝化层50。在一些实施例中，阵列基板是有机发光二极管阵列基板。在一些实施例中，阵列基板是液晶阵列基板。

参照图2，阵列基板还包括位于钝化层50的远离源漏极层300的一侧的第一电极层60。第一电极层60可为像素电极层。可选地，第一电极层60为公共电极层。在一些实施例中，具有该阵列基板的显示装置还包括第二电极层，第一电极层和第二电极层是选自像素电极层和公共电极层的两个不同的层。可选地，第二电极层设置在与阵列基板相对的对盒基板(例如，彩膜基板)中。可选地，如图2所示，阵列基板还包括位于第一电极层60的远离底部衬底10的一侧的第二电极层80。可选地，阵列基板还包括位于第一电极层60与第二电极层80之间的第三绝缘层70。

在一些实施例中，第一电极层60设置在金属氧化物层200a和多晶硅层200b的靠近底部衬底10的一侧。参照图3和图4，一些实施例中的阵列基板包括与栅极层100位于同层的第一电极层60。栅绝缘层20位于栅极层100和第一电极层60的远离底部衬底10的一侧。可选地，栅极层100包括两个子层，第一子层100a位于第二子层100b的远离底部衬底10的一侧。第二子层100b和第一电极层60由相同的材料制成。可选地，第一电极层60和栅极层100的第二子层100b由诸如透明金属氧化物材料(例如，铟锡氧化物)的透明导电材料制成，并且第一子层100a由金属导电材料制成。可选地，第一电极层60、栅极层100的第一子层100a和栅极层100的第二子层100b位于同层，例如，利用相同的掩模板在相同的构图工艺中形成。可选地，阵列基板还包括位于钝化层50的远离底部衬底10的一侧的第二电极层80。第一电极层和第二电极层是选自像素电极层和公共电极层的两个不同的层。可选地，在具有当前阵列基板的显示装置中，第二电极层80设置在与该阵列基板相对的对盒基板中。

参照图3和图4，一些实施例中的阵列基板还包括位于金属氧化物层200a和多晶硅层200b的远离栅绝缘层20的一侧的源漏极层300。源漏极层300包括多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2。多个金属氧化物有源层al1中的每一个电连接至多个第一源极s1之一和多个第一漏极d1之一。多个多晶硅有源层al2中的每一个电连接至多个第二源极s2之一和多个第二漏极d2之一。

在一些实施例中，如图3所示，源漏极层300直接形成在金属氧化物层200a和多晶硅层200b的远离栅绝缘层20的一侧。阵列基板不包括在源漏极层300与金属氧化物层200a之间或在源漏极层300与多晶硅层200b之间的任何绝缘层。可选地，多个第一底栅型薄膜晶体管1为背沟道蚀刻型薄膜晶体管。在图2中，金属氧化物层200a和多晶硅层200b基本上共面，例如，基本位于相同的水平面上。

在一些实施例中，如图4所示，阵列基板还包括位于多晶硅层200b的远离栅绝缘层20的一侧的第一绝缘层30，从而使得第一绝缘层30位于源漏极层300与多晶硅层200b之间。然而，源漏极层300直接形成在金属氧化物层200a的远离栅绝缘层20的一侧，例如，第一绝缘层30不位于源漏极层300与金属氧化物层200a之间。可选地，多个第一底栅型薄膜晶体管1为背沟道蚀刻型薄膜晶体管。在图4中，金属氧化物层200a和多晶硅层200b位于两个不同的水平面上。多个多晶硅有源层al2中的每一个通过延伸通过第一绝缘层30的过孔电连接至多个第二源极s2之一和多个第二漏极d2之一。例如，多个第二源极s2中的每一个通过延伸通过第一绝缘层30的过孔v3电连接至多个多晶硅有源层al2之一，并且多个第二漏极d2中的每一个通过延伸通过第一绝缘层30的过孔v4电连接至多个多晶硅有源层al2之一。

参照图3和图4，多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2位于同层，并且在单次工艺中利用相同的掩模板和相同的导电材料对多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2进行构图。可选地，多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2位于不同的层，例如，在两次构图工艺中或利用两个掩模板形成。例如，多个第一源极s1和多个第一漏极d1位于第一层，并且多个第二源极s2和多个第二漏极d2位于第二层。

参照图3和图4，一些实施例中的阵列基板还包括位于源漏极层300的远离栅绝缘层20的一侧的钝化层50。可选地，阵列基板还包括位于钝化层50的远离源漏极层300的一侧的第二电极层80。第一电极层60和第二电极层80是选自像素电极层和公共电极层的两个不同的层。可选地，第一电极层60是像素电极层，并且第二电极层80是公共电极层。可选地，第一电极层60是公共电极层，并且第二电极层80是像素电极层。

图2至图4中描述的多个第一底栅型薄膜晶体管1和多个第二底栅型薄膜晶体管2可代表图1b或图1c中描述的那些薄膜晶体管。

另一方面，本公开还提供了一种制造阵列基板的方法。在一些实施例中，该方法包括形成多个第一底栅型薄膜晶体管和多个第二底栅型薄膜晶体管，所述多个第一底栅型薄膜晶体管中的每一个包括金属氧化物有源层，所述多个第二底栅型薄膜晶体管中的每一个包括硅有源层。可选地，硅有源层是多晶硅有源层。可选地，硅有源层是非晶硅有源层。

在一些实施例中，该方法包括：在底部衬底上形成栅极层，所述栅极层形成为包括所述多个第一底栅型薄膜晶体管各自的多个第一栅极以及所述多个第二底栅型薄膜晶体管各自的多个第二栅极；在栅极层的远离底部衬底的一侧形成栅绝缘层；形成金属氧化物层，所述金属氧化物层具有所述多个第一底栅型薄膜晶体管各自的多个金属氧化物有源层，所述多个金属氧化物有源层中的每一个位于栅绝缘层的远离所述多个第一栅极之一的一侧；以及形成多晶硅层，所述多晶硅层具有所述多个第二底栅型薄膜晶体管各自的多个多晶硅有源层，所述多个多晶硅有源层中的每一个位于栅绝缘层的远离所述多个第二栅极之一的一侧。

在一些实施例中，该方法还包括：在多晶硅层的远离栅绝缘层的一侧形成第一绝缘层；以及在金属氧化物层的远离第一绝缘层的一侧形成第二绝缘层。第一绝缘层形成在多晶硅层与金属氧化物层之间。可选地，所述方法还包括：形成源漏极层，所述源漏极层形成为包括多个第一源极、多个第一漏极、多个第二源极和多个第二漏极；形成延伸通过第二绝缘层的过孔，用于将所述多个金属氧化物有源层中的每一个电连接至所述多个第一源极之一和所述多个第一漏极之一；以及形成延伸通过第一绝缘层和第二绝缘层的过孔，用于将所述多个多晶硅有源层中的每一个电连接至所述多个第二源极之一和所述多个第二漏极之一。可选地，所述方法还包括：在源漏极层的远离第二绝缘层的一侧形成钝化层；在钝化层的远离源漏极层的一侧形成第一电极层；以及在第一电极层的远离底部衬底的一侧形成第二电极层。第一电极层和第二电极层选自像素电极层和公共电极层。

在一些实施例中，所述方法还包括：形成第一电极层以及形成第二电极层，第一电极层和第二电极层选自像素电极层和公共电极层。可选地，在单次工艺中利用相同的掩模板将第一电极层和栅极层形成在同层。栅绝缘层形成在栅极层和第一电极层的远离底部衬底的一侧。

在一些实施例中，所述方法还包括：在金属氧化物层和多晶硅层的远离栅绝缘层的一侧形成源漏极层。可选地，源漏极层形成为包括多个第一源极、多个第一漏极、多个第二源极和多个第二漏极。所述多个金属氧化物有源层中的每一个形成为电连接至所述多个第一源极之一和所述多个第一漏极之一。所述多个多晶硅有源层中的每一个形成为电连接至所述多个第二源极之一和所述多个第二漏极之一。可选地，在背沟道蚀刻工艺中形成所述多个金属氧化物有源层的沟道区。

在一些实施例中，所述方法还包括：在多晶硅层的远离栅绝缘层的一侧形成第一绝缘层，第一绝缘层形成在多晶硅层与金属氧化物层之间；以及形成延伸通过第一绝缘层的过孔，用于将所述多个多晶硅有源层中的每一个电连接至所述多个第二源极之一和所述多个第二漏极之一。

可选地，所述方法还包括：在源漏极层的远离栅绝缘层的一侧形成钝化层。第二电极层位于钝化层的远离源漏极层的一侧。

图5a至图5e示出了根据本公开的一些实施例中的制造阵列基板的过程。参照图5a，在底部衬底10上形成栅极层100。栅极层100形成为包括多个第一底栅型薄膜晶体管各自的多个第一栅极g1以及多个第二底栅型薄膜晶体管各自的多个第二栅极g2。在相同的构图工艺中利用相同的掩模板和相同的材料形成多个第一栅极g1和多个第二栅极g2。随后，在栅极层100的远离底部衬底10的一侧形成栅绝缘层20。

参照图5b，然后在栅绝缘层20的远离底部衬底10的一侧形成多晶硅层200b，其具有多个第二底栅型薄膜晶体管各自的多个多晶硅有源层al2。多个多晶硅有源层al2中的每一个形成在栅绝缘层20的远离多个第二栅极g2之一的一侧。

可选地，可利用非晶硅材料形成多晶硅层200b。所述方法包括：在栅绝缘层20的远离底部衬底10的一侧形成非晶硅材料层；以及使非晶硅材料层结晶以形成多晶硅材料层。可选地，在使非晶硅材料层结晶的步骤之前，所述方法还包括：使非晶硅材料层脱氢。可选地，通过准分子激光退火工艺来执行使非晶硅材料层结晶的步骤。在形成多晶硅材料层之后，利用掩模板对其进行构图以形成具有多个多晶硅有源层al2的多晶硅层200b。

在形成多晶硅层200b之后，在多晶硅层200b的远离栅绝缘层20的一侧形成第一绝缘层30。

参照图5c，然后在第一绝缘层30的远离栅绝缘层20的一侧形成金属氧化物层200a，其具有多个第一底栅型薄膜晶体管各自的多个金属氧化物有源层al1。多个金属氧化物有源层al1中的每一个形成在第一绝缘层30的远离多个第一栅极g1之一的一侧。

可选地，可通过以下方式形成金属氧化物层200a：首先，在第一绝缘层30的远离栅绝缘层20的一侧沉积金属氧化物材料层；在金属氧化物材料层的远离第一绝缘层30的一侧形成光刻胶层，对光刻胶层进行曝光和显影以形成对应于金属氧化物层200a的光刻胶图案，并对金属氧化物材料层进行蚀刻从而形成金属氧化物层200a。

在形成金属氧化物层200a之后，在金属氧化物层200a的远离第一绝缘层30的一侧形成第二绝缘层40。第二绝缘层40由蚀刻阻挡材料制成，用于在形成源极和漏极的后续步骤中保护多个金属氧化物有源层al1的沟道区免受蚀刻剂。

参照图5d，所述方法还包括：形成延伸通过第二绝缘层40的多个第一过孔v1和多个第二过孔v2；以及形成延伸通过第二绝缘层40和第一绝缘层30的多个第三过孔v3和多个第四过孔v4。可利用诸如灰色调掩模板或半色调掩模板的掩模板形成多个第一过孔v1、多个第二过孔v2、多个第三过孔v3和多个第四过孔v4。

随后，在第二绝缘层40的远离第一绝缘层30的一侧形成源漏极层300。源漏极层300形成为包括多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2。多个金属氧化物有源层al1中的每一个通过多个第一过孔v1之一电连接至多个第一源极s1之一并且通过多个第二过孔v2之一电连接至多个第一漏极d1之一。多个多晶硅有源层al2中的每一个通过多个第三过孔v3之一电连接至多个第二源极s2之一并且通过多个第四过孔v4之一电连接至多个第二漏极d2之一。可选地，利用掩模板形成源漏极层300。

参照图5e，在形成源漏极层300之后，利用掩模板在源漏极层300的远离第二绝缘层40的一侧形成钝化层50。在钝化层50的远离第二绝缘层40的一侧形成第一电极层60。在第一电极层60的远离钝化层50的一侧形成第三绝缘层70。在第三绝缘层70的远离第一电极层60的一侧形成第二电极层80。可选地，第一电极层60是像素电极层，并且第二电极层80是公共电极层。可选地，第一电极层60是公共电极层，并且第二电极层80是像素电极层。总共仅需要9个掩模板来制造图5e的阵列基板。

图6a至图6e示出了根据本公开的一些实施例中的制造阵列基板的过程。参照图6a，首先将第一电极层60和栅极层100在底部衬底10上形成在同层(例如，利用单个掩模板并在单次工艺中构图)。在一个示例中，利用灰色调掩模板或半色调掩模板对第一电极层60和栅极层100进行构图。如图6a所示，栅极层100形成为包括两个子层：第一子层100a和第二子层100b。第一子层100a形成在第二子层100b的远离底部衬底10的一侧。第二子层100b和第一电极层60由相同的材料制成。在一个示例中，首先在底部衬底10上沉积透明导电材料层，随后在透明导电材料层的远离底部衬底10的一侧沉积金属导电材料层。随后在金属导电材料层上沉积光刻胶层，并且利用灰色调掩模板或半色调掩模板形成光刻胶图案。利用灰色调掩模板或半色调掩模板对光刻胶层进行曝光和显影，对透明导电材料层和金属导电材料层进行蚀刻以形成第一电极层60、栅极层100的第一子层100a以及栅极层100的第二子层100b。

参照图6b，在栅极层100的远离底部衬底10的一侧形成栅绝缘层20。随后，在栅绝缘层20的远离底部衬底10的一侧形成多晶硅层200b，其具有多个第二底栅型薄膜晶体管各自的多个多晶硅有源层al2。多个多晶硅有源层al2中的每一个形成在栅绝缘层20的远离多个第二栅极g2之一的一侧。可选地，如在图5b的上下文中讨论的那样，可利用非晶硅材料形成多晶硅层200b。

参照图6c，在形成多晶硅层200b之后，在栅绝缘层20的远离底部衬底10的一侧形成金属氧化物层200a，其具有多个第一底栅型薄膜晶体管各自的多个金属氧化物有源层al1。多个金属氧化物有源层al1中的每一个形成在栅绝缘层20的远离多个第一栅极g1之一的一侧。

可选地，可通过以下方式形成金属氧化物层200a：首先，在第一绝缘层30的远离栅绝缘层20的一侧沉积金属氧化物材料层；在金属氧化物材料层的远离第一绝缘层30的一侧形成光刻胶层，对光刻胶层进行曝光和显影以形成对应于金属氧化物层200a的光刻胶图案，并对金属氧化物材料层进行蚀刻(例如，湿法蚀刻)从而形成金属氧化物层200a。

参照图6d，在形成多晶硅层200b和金属氧化物层200a之后，在多晶硅层200b和金属氧化物层200a的远离栅绝缘层20的一侧形成源漏极层300。源漏极层300形成为包括多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2。多个金属氧化物有源层al1中的每一个电连接至多个第一源极s1之一和多个第一漏极d1之一。多个多晶硅有源层al2中的每一个电连接至多个第二源极s2之一和多个第二漏极d2之一。

可选地，通过以下方式形成源漏极层300：首先在多晶硅层200b和金属氧化物层200a的远离栅绝缘层20的一侧形成电极材料层，然后对电极材料层进行蚀刻，从而形成源漏极层300。可选地，通过干法蚀刻工艺对电极材料层进行蚀刻。干法蚀刻方法的示例包括但不限于：反应离子蚀刻(rie)、深反应离子蚀刻(drie)、电感耦合等离子体蚀刻(icp)、电子回旋共振蚀刻(ecr)和离子束蚀刻，以及激光加工。可选地，电极材料层包括钼，并且利用含氯化物和氧气的气体执行干法蚀刻。相应地，在背沟道蚀刻工艺中形成多个金属氧化物有源层al1的沟道区。

可选地，通过湿法蚀刻工艺对电极材料层进行蚀刻。在一个示例中，湿法蚀刻工艺采用相对于电极材料层具有蚀刻选择性的蚀刻溶液。例如，可以选择蚀刻溶液，以使得金属氧化物层200a基本上耐受蚀刻溶液，而蚀刻溶液选择性地蚀刻电极材料层。相应地，可在背沟道蚀刻工艺中形成多个金属氧化物有源层al1的沟道区。

参照图6e，在形成源漏极层300之后，在源漏极层300的远离栅绝缘层20的一侧形成钝化层50，并且在钝化层50的远离源漏极层300的一侧形成第二电极层80。

图7a至图7e示出了根据本公开的一些实施例中的制造阵列基板的过程。图7a和图7b中描述的处理与图6a和图6b中描述的处理基本相同。参照图7c，在形成多晶硅层200b之后，在多晶硅层200b的远离栅绝缘层20的一侧形成第一绝缘层30。然后，在第一绝缘层30的远离栅绝缘层20的一侧形成金属氧化物层200a，其具有多个第一底栅型薄膜晶体管各自的多个金属氧化物有源层al1。多个金属氧化物有源层al1中的每一个形成在第一绝缘层30的远离多个第一栅极g1之一的一侧。

可选地，可通过以下方式形成金属氧化物层200a：首先，在第一绝缘层30的远离栅绝缘层20的一侧沉积金属氧化物材料层；在金属氧化物材料层的远离第一绝缘层30的一侧形成光刻胶层，对光刻胶层进行曝光和显影以形成对应于金属氧化物层200a的光刻胶图案，并对金属氧化物材料层进行蚀刻从而形成金属氧化物层200a。

在形成多晶硅层200b之后，参照图7d，所述方法还包括：形成延伸通过第一绝缘层30的多个第三过孔v3和多个第四过孔v4。然后，在多晶硅层200b和金属氧化物层200a的远离栅绝缘层20的一侧形成源漏极层300。源漏极层300形成为包括多个第一源极s1、多个第一漏极d1、多个第二源极s2和多个第二漏极d2。多个金属氧化物有源层al1中的每一个电连接至多个第一源极s1之一和多个第一漏极d1之一。多个多晶硅有源层al2中的每一个通过多个第三过孔v3之一电连接至多个第二源极s2之一并且通过多个第四过孔v4之一电连接至多个第二漏极d2之一。

可选地，通过以下方式形成源漏极层300：首先在多晶硅层200b和金属氧化物层200a的远离栅绝缘层20的一侧形成电极材料层，然后对电极材料层进行蚀刻，从而形成源漏极层300。可选地，通过干法蚀刻工艺对电极材料层进行蚀刻。相应地，在背沟道蚀刻工艺中形成多个金属氧化物有源层al1的沟道区。与图6a至图6e中描述的处理相比，图7d中的多晶硅层200b被第一绝缘层覆盖，并且不受源极和漏极的干法蚀刻工艺的影响。

参照图7e，在形成源漏极层300之后，在源漏极层300的远离栅绝缘层20的一侧形成钝化层50，并且在钝化层50的远离源漏极层300的一侧形成第二电极层80。

在另一方面，本公开提供了一种显示面板，其具有本文所述的或通过本文所述的方法制造的阵列基板。可选地，显示面板还包括与阵列基板相对的对盒基板(例如，彩膜基板)。可选地，像素电极层和公共电极层均设置在阵列基板中。可选地，像素电极层设置在阵列基板中，并且公共电极层设置在对盒基板中。可选地，像素电极层设置在对盒基板中，并且公共电极层设置在阵列基板中。可选地，所述显示面板是液晶显示面板。可选地，显示面板是有机发光二极管显示面板。

在另一方面，本公开提供了一种显示装置，其具有本文所述的或通过本文所述的方法制造的阵列基板。可选地，显示装置还包括与阵列基板相对的对盒基板(例如，彩膜基板)。可选地，像素电极层和公共电极层均设置在阵列基板中。可选地，像素电极层设置在阵列基板中，并且公共电极层设置在对盒基板中。可选地，像素电极层设置在对盒基板中，并且公共电极层设置在阵列基板中。可选地，所述显示装置是液晶显示装置。可选地，显示装置是有机发光二极管显示装置。适当的显示装置的示例包括(但不限于)电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数码相册、gps等。

已经以示意和说明为目的而呈现了本发明实施例的以上描述。其并非旨在穷举性的，也并非旨在将本发明限于所公开的精确形式或示例性实施例。因此，以上描述应当视为示意性的而非限制性的。显然，许多修改和变化对于本领域技术实践人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理及其最佳模式的实际应用，以使得本领域技术人员能够通过各种实施例以及适于特定应用或所构思的实施方式的各种修改例来理解本发明。除非另外指明，否则本发明的范围旨在由所附权利要求及其等价形式限定，在其中所有术语应当被理解为其最宽泛的合理含义。因此，术语“所述发明”、“本发明”等并不一定将权利要求的范围限定在特定的实施例，并且参照本发明示例性实施例并不意味着对本发明的限制，也不应推断出任何这样的限制。本发明仅由所附权利要求的精神和范围所限定。此外，这些权利要求可适于在名词或元件之前使用“第一”、“第二”等。这些术语应当理解为一种命名法，而不应被理解为对这些命名法所修饰的元件的数量进行限制，除非已经给出了具体的数量。所描述的任何优点和益处可不适用于本发明的所有实施例。应当理解的是，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行各种变化。此外，本公开的任何元件和组件均不旨在贡献给公众，无论所述元件或组件是否在所附权利要求中明确记载。