本发明涉及具有导线配线的高频放大器。
背景技术：
在高频放大器中，需要降低在fet的漏极和栅极之间产生的杂散电容。因此，采用如下构造，即，利用金属框架和金属盖将fet的上部设为空腔。另外，还采用如下构造，即，将低介电常数的树脂涂敷于fet的上部而降低寄生电容。但是，与前者的构造相比降低寄生电容的效果小。另外，前者的金属盖的构造具有屏蔽作用，还具有抑制fet的辐射噪声的效果。
另外，公开了如下内容，即，通过在栅极-漏极之间设置导线而利用屏蔽效果使两者之间的杂散电容降低(例如，参照专利文献1)。另外，公开了如下内容，即，通过在fet上部以小于或等于0.2μm的间隙设置金属板，从而在fet的上方配置空腔，降低杂散电容(例如，参照专利文献2)。
专利文献1：日本特开平4-165655号公报
专利文献2：日本特开2004-6816号公报
技术实现要素：
例如，为了使高电子迁移率晶体管(hemt：highelectronmobilitytransistor)的高频特性提高，得到足够的功率增益，要求以使得栅极-漏极之间的杂散电容降低的方式在fet的上方配置空腔或者低介电常数层。另一方面，从费用、材料个数和制造工序的观点出发，使用如下构造，即，利用热固性树脂对与半导体芯片连接的导线进行封装。但是，从特性方面出发，优选利用金属框架和金属盖而在晶体管的上方设置空腔的中空构造。
本发明就是为了解决如上所述的课题而提出的，其目的在于得到一种高频放大器，该高频放大器能够降低栅极电极和漏极电极之间的杂散电容，且抑制晶体管的辐射噪声。
本发明涉及的高频放大器的特征在于，具有：半导体基板；晶体管，其形成于所述半导体基板的表面，具有栅极电极、源极电极以及漏极电极；第1及第2配线，它们以夹着所述栅极电极、所述源极电极以及所述漏极电极的方式形成于所述半导体基板的所述表面之上；多个导线，它们从所述栅极电极、所述源极电极以及所述漏极电极的上方穿过而与所述第1及第2配线连接；以及封装材料，其对所述晶体管、所述第1及第2配线、以及所述多个导线进行封装，所述封装材料含有填料，所述多个导线彼此的分离距离比所述填料的粒径窄，在所述多个导线和所述晶体管之间形成有所述封装材料未进入的空腔。
发明的效果
在本发明中，多个导线从源极电极以及漏极电极的上方穿过而与第1及第2配线连接。多个导线彼此的分离距离比填料的粒径窄。因此，在涂敷封装材料时，在晶体管和多个导线之间形成封装材料未进入的空腔。能够通过该空腔降低栅极电极和漏极电极之间的杂散电容。另外，通过由多个导线将晶体管的上方覆盖而能够抑制辐射噪声。
附图说明
图1是透过本发明的实施方式1涉及的高频放大器的内部的斜视图。
图2是透过本发明的实施方式1涉及的高频放大器的内部的斜视图。
图3是沿图1的i-ii的剖面图。
图4是表示本发明的实施方式1涉及的高频放大器的制造工序的斜视图。
图5是表示本发明的实施方式1涉及的高频放大器的制造工序的斜视图。
图6是表示本发明的实施方式1涉及的高频放大器的制造工序的剖面。
图7是表示本发明的实施方式1涉及的高频放大器的制造工序的斜视图。
图8是表示本发明的实施方式1涉及的高频放大器的制造工序的斜视图。
图9是表示本发明的实施方式1涉及的高频放大器的制造工序的斜视图。
图10是表示本发明的实施方式1涉及的高频放大器的制造工序的斜视图。
图11是表示本发明的实施方式1涉及的高频放大器的制造工序的斜视图。
图12是表示本发明的实施方式1涉及的高频放大器的制造工序的剖面。
图13是表示本发明的实施方式1涉及的高频放大器的制造工序的剖面。
图14是表示本发明的实施方式2涉及的高频放大器的内部的斜视图。
图15是表示本发明的实施方式2涉及的高频放大器的内部的剖面图。
图16是表示本发明的实施方式3涉及的高频放大器的内部的斜视图。
图17是表示本发明的实施方式3涉及的高频放大器的内部的斜视图。
图18是表示本发明的实施方式3涉及的高频放大器的内部的剖面图。
图19是表示本发明的实施方式4涉及的高频放大器的内部的斜视图。
图20是沿图19的i-ii的剖面图。
具体实施方式
参照附图，对本发明的实施方式涉及的高频放大器进行说明。对于相同或者相应的结构要素，标注相同的标号，有时省略重复说明。
实施方式1.
图1及图2是透过本发明的实施方式1涉及的高频放大器的内部的斜视图。图3是沿图1的i-ii的剖面图。
在半导体基板1的表面形成有晶体管2。晶体管2的栅极电极3和引线框4通过栅极导线5进行连接。晶体管2的漏极电极6和引线框7通过漏极导线8进行连接。晶体管2的源极电极9与源极配线10、11连接。源极配线10和引线框12、13分别通过源极导线14、15进行连接。源极配线11和引线框16、17分别通过源极导线18、19进行连接。
源极配线10、11以夹着晶体管2的方式形成于半导体基板1的表面之上。多个导线20从晶体管2的上方穿过而与源极配线10、11连接。封装材料21对晶体管2、源极配线10、11、以及多个导线20等进行封装。在晶体管2和多个导线20之间形成有封装材料21未进入的空腔22。
图4、5、7～11是表示本发明的实施方式1涉及的高频放大器的制造工序的斜视图。图6、12、13是表示本发明的实施方式1涉及的高频放大器的制造工序的剖面。图6是沿图4的i-ii的剖面图，图12是沿图9的i-ii的剖面图。
首先，如图4～6所示，在半导体基板1的表面形成晶体管2，在半导体基板1的旁侧配置引线框4、7、12、13、16、17。然后，如图7、8所示，将晶体管2的栅极电极3和引线框4通过栅极导线5进行连接。将漏极电极6和引线框7通过漏极导线8进行连接。将源极配线10和引线框12、13分别通过源极导线14、15进行连接。将源极配线11通过引线框16、17而分别与源极导线18、19连接。然后，如图9～12所示，使多个导线20从晶体管2的上方穿过而与源极配线10、11连接。
然后，通过封装材料21对晶体管2、源极配线10、11、以及多个导线20等进行封装。封装材料21是含有二氧化硅的填料21a的环氧树脂，使用在能够使用的范围内撞击粘度高的热固性树脂。多个导线20彼此的分离距离a比填料21a的粒径c窄。因此，如图13所示，在涂敷封装材料21时封装材料21不会进入晶体管2和多个导线20之间，形成空腔22。
作为晶体管2，如果以低噪声fet为例，则晶体管2的尺寸为140μm×140μm。栅极导线5、漏极导线8、源极导线14、15、18、19、多个导线20各自的直径为20μm。多个导线20彼此的分离距离a为30μm以内，多个导线20的高度b小于或等于30μm。填料21a的粒径c大于30μm。
栅极电极3和漏极电极6之间的杂散电容cgd通过cgd＝ε0×εr×(s/l)而求出。这里，ε0为真空的介电常数，εr为相对介电常数，s为对象之间的穿过面积，l为对象间距离。封装材料21的相对介电常数εr为3～4。空腔22的相对介电常数εr大致等于空气的1。因此，与没有空腔22的情况相比，通过如本实施方式这样设置空腔22，能够将栅极电极3和漏极电极6之间的杂散电容cgd降低至1/3～1/4。此外，用于得到降低杂散电容的效果的空腔22的高度b并不特别限定。
另外，由多个导线20将晶体管2的上方覆盖，由此通过多个导线20将晶体管2和外部彼此屏蔽，因此能够抑制辐射从晶体管2泄漏至外部的辐射噪声。
实施方式2.
图14是表示本发明的实施方式2涉及的高频放大器的内部的斜视图。图15是表示本发明的实施方式2涉及的高频放大器的内部的剖面图。封装材料21等省略图示。
在本实施方式中，取代实施方式1的多个导线20，使用多个第1导线20a、和配置于其上方的多个第2导线20b。多个第1导线20a和多个第2导线20b的分离距离d为使得两者不接触的距离，且小于或等于填料21a的粒径c。
在从与半导体基板1的表面垂直的方向观察的俯视观察时，多个第2导线20b配置于多个第1导线20a之间的间隙。由此，多个第1导线20a之间的间隙被多个第2导线20b填埋，晶体管2的上部的导线变密，因此，对晶体管2和外部之间的电波干扰进行屏蔽的作用提高。因此，与实施方式1相比更能够抑制晶体管2的辐射向外部泄漏的辐射噪声。
实施方式3.
图16、17是表示本发明的实施方式3涉及的高频放大器的内部的斜视图。图18是表示本发明的实施方式3涉及的高频放大器的内部的剖面图。图17中省略了多个导线20。封装材料21等省略图示。
设置有相对于晶体管2的源极电极9独立的接地配线23、24。接地配线23、24配置为比源极电极9靠外侧，不与源极电极9接触。多个导线20从晶体管2的上方穿过而与接地配线23、24连接。接地配线23分别通过导线25、26而与引线框27、28连接。接地配线24分别通过导线29、30而与引线框31、32连接。
多个导线20为了防止封装材料21的侵入而配置于低空，因此在栅极电极3或者漏极电极6与多个导线20之间产生若干的杂散电容。因此，如果如实施方式1、2那样将多个导线20与源极配线10、11连接，则在晶体管2动作时源极电压发生变动，栅极电极3和漏极电极6之间的杂散电容cgd发生变动而有可能影响晶体管2的电特性。为了抑制该情况，在本实施方式中将多个导线20与相对于晶体管2的源极电极9独立的接地配线23、24连接。由此，能够抑制因源极配线10、11的电压变化对栅极电极3或漏极电极6与多个导线20之间的杂散电容产生影响。
实施方式4.
图19是表示本发明的实施方式4涉及的高频放大器的内部的斜视图。图20是沿图19的i-ii的剖面图。在1个半导体基板1的表面形成有彼此分离的2个第1及第2晶体管2a、2b。在该情况下，如果第1及第2晶体管2a、2b的分离距离e近到例如40μm左右，则从第1及第2晶体管2a、2b分别产生的电场会彼此干扰。通常彼此干扰大多会给特性带来不好的影响，优选将其隔离。
因此，在本实施方式中，设置有横穿第1晶体管2a和第2晶体管2b之间的导线34。在第1及第2晶体管2a、2b之间，在半导体基板1的表面之上形成有隔离配线36。导线34与引线框37、隔离配线36、以及另一个引线框38连接。导线34以及隔离配线36不与第1及第2晶体管2a、2b连接。
导线34作为电波屏蔽部起作用，抑制从第1及第2晶体管2a、2b产生的电场的彼此干扰。其结果，能够抑制给第1及第2晶体管2a、2b的电特性带来不好的影响。
此外，也可以不设置隔离配线36，从引线框37横穿第1晶体管2a和第2晶体管2b之间而将导线34与另一个引线框38连接。
标号的说明
1半导体基板，2晶体管，2a第1晶体管，2b第2晶体管，3栅极电极，6漏极电极，9源极电极，10、11源极配线，20、34导线，20a第1导线，20b第2导线，21封装材料，21a填料，22空腔，23、24接地配线，36隔离配线。