本公开涉及一种包括多倍高度单元(multi-heightcell)的半导体集成电路装置。
背景技术：
已知有标准单元方式为在半导体基板上形成半导体集成电路的方法之一。标准单元方式，指的是预先准备好具有特定逻辑功能的基本单元(例如反相器、闩锁器、触发器(flip-flop)、全加器等)作为标准单元，将多个标准单元配置在半导体基板上，并用布线连接上述标准单元来设计lsl芯片。
此外，近年来，为了实现半导体集成电路的高速化、小面积化而将多倍高度构造应用到标准单元中。应用了多倍高度构造的标准单元即多倍高度单元是沿单元高度方向连接多个单倍高度单元而构成的构造，多倍高度单元的单元高度是单倍高度单元的单元高度的n倍(n为2以上的整数)。
在专利文献1中，公开了单元高度为单倍高度单元的单元高度的两倍的双倍高度单元的布局结构，该双倍高度单元为多倍高度单元之一例。
专利文献1：日本公开专利公报特开2012-222151号公报(图1)
技术实现要素：
-发明所要解决的技术问题-
已知有如多位选择器(multi-bitselector)那样的具有多个部分电路(在此为选择器)的结构，上述多个部分电路(在此为选择器)彼此具有同一功能，即，多位选择器具有多个选择器，多个选择器为彼此具有同一功能的多个部分电路之一例。在这样的电路功能下，各部分电路分别接收选择信号等公共信号而工作。在用多倍高度单元实现这样的标准单元的情况下，向各个部分电路施加的公共信号的供给路径可能变长，其电阻值可能变高。如果公共信号的供给路径的电阻值较高，信号延迟就会增大，因此电路便难以高速工作。而且，如果公共信号的供给路径的电阻值较高，信号线上的压降就会增加，因此电路工作会不稳定。
本公开对半导体集成电路装置的具有多个部分电路的多倍高度单元提供一种结构，在该结构下，能够实现电路工作的高速化和稳定化。
-用以解决技术问题的技术方案-
本公开的一方面是这样的，半导体集成电路装置包括实现规定的电路功能的标准单元。所述标准单元包括：n条电源布线，所述n条电源布线分别沿第一方向延伸，在垂直于所述第一方向的第二方向上交替地配置有供给第一电源电位的第一电源布线和供给第二电源电位的第二电源布线，n为3以上的整数，以及多个触发器电路，所述多个触发器电路分别接收一种或多种公共信号而工作；所述多个触发器电路分别配置于由所述第一电源布线和所述第二电源布线夹住的区域即m个高度区域中的任一个区域，m＝n-1；在所述m个高度区域中的至少两个高度区域即第一高度区域分别配置有多个所述触发器电路，并且，配置有构成所述公共信号中的一个公共信号即第一公共信号的供给路径的金属布线，所述金属布线与至少两个所述触发器电路连接。
根据该一方面，实现规定的电路功能的标准单元是包括两个以上的高度区域的所谓的多倍高度单元，该高度区域是由供给第一电源电位的第一电源布线和供给第二电源电位的第二电源布线夹住的区域。在该标准单元中，彼此具有同一功能并且分别接收一种或多种公共信号而工作的多个部分电路分别配置于高度区域中的任一个高度区域内。而且，在配置有多个部分电路的至少两个第一高度区域分别配置有构成第一公共信号的供给路径的金属布线，所述金属布线与至少两个部分电路连接。于是能够降低第一公共信号的供给路径上的电阻值，因此通过抑制信号延迟能够实现电路工作的高速化，通过降低信号线上的压降能够实现电路工作的稳定化。
-发明的效果-
根据本公开，在具有多个部分电路的多倍高度单元中，能够降低施加给部分电路的公共信号的供给路径上的电阻值，因此能够实现电路工作的高速化、稳定化。
附图说明
图1是示出第一实施方式所涉及的半导体集成电路装置所包括的标准单元的布局结构例的俯视图。
图2是图1的标准单元的电路图。
图3是图1的标准单元所包括的部分电路的晶体管级别的电路图。
图4是示出图3的部分电路的布局结构的俯视图。
图5是强调性示出图1的布局中公共信号的供给路径的图。
图6是强调性示出图1的布局中公共信号的供给路径的图。
图7是第二实施方式所涉及的半导体集成电路装置所包括的标准单元的电路图。
具体实施方式
下面，根据附图对实施方式进行说明。在下面的实施方式中，假设半导体集成电路装置包括多个标准单元，上述多个标准单元中的至少一部分标准单元是多倍高度单元。此外，在本公开中，在多倍高度单元中，将由供给vdd的电源布线和供给vss的电源布线夹住的区域称为高度区域。例如，双倍高度单元具有夹在三条电源布线彼此之间的两个高度区域。
(第一实施方式)
图1是示出第一实施方式所涉及的半导体集成电路装置所包括的标准单元1的布局结构例的俯视图。在图1中，将附图中的横向设为x方向(相当于第一方向)，将附图中的纵向设为y方向(相当于第二方向)。在以下的布局俯视图也一样。此外，图2是图1的标准单元1的电路图。
如图1所示，标准单元1包括分别沿x方向延伸的五条电源布线11～15。供给vdd(第一电源电位)的第一电源布线12、14和供给vss(第二电源电位)的第二电源布线11、13、15交替地配置在y方向上。在电源布线11～15彼此之间形成有4个高度区域ar1～ar4。即，标准单元1是具有单倍高度单元的4倍的单元高度的、所谓的四倍高度(quadheight)单元。在高度区域ar1～ar4分别形成有鳍式fet(fieldeffecttransistor，场效应晶体管)，利用上述鳍式fet实现规定的电路功能。鳍式fet由栅极布线(gate)2和鳍(fin)3构成。此外，li是与栅极布线2及鳍3直接连接的局部布线，m1是局部布线的上层的金属布线层，m2是m1的上层的金属布线层，viao是连接局部布线和m1布线的通孔，via1是连接m1布线与m2布线的通孔。电源布线11～15形成于金属布线层m1。需要说明的是，栅极布线和局部布线的电阻值大于m1布线、m2布线等金属布线的电阻值。
如图2所示，标准单元1是8位选择器，其包括作为部分电路的8个选择器sl0～sl7。各选择器sl＊(＊为0～7之间的整数)包括两个输入d＊0、d＊1和一个输出x＊，其接收选择信号s以及与选择信号s之间具有互补关系的翻转选择信号ns作为公共信号而工作。在选择信号s为高(翻转选择信号ns为低)时，各选择器sl＊将输入d＊1作为输出x＊输出；在选择信号s为低(翻转选择信号ns为高)时，各选择器sl＊将输入d＊0作为输出x＊输出。选择信号s是从标准单元1的外部供来的。翻转选择信号ns是由包括反相器51a的公共信号生成电路51基于选择信号s生成的。选择信号s和翻转选择信号ns经由各自的供给路径供向各选择器sl0～sl7。
在高度区域ar1～ar4分别配置有8个选择器sl0～sl7中的两个选择器。即，在高度区域ar1配置有选择器sl0、sl1，在高度区域ar2配置有选择器sl2、sl3，在高度区域ar3配置有选择器sl4、sl5，在高度区域ar4配置有选择器sl6、sl7。选择信号s供向高度区域ar2，此外，公共信号生成电路51配置在高度区域ar2。
图3是部分电路即选择器的晶体管级别的电路图。在图3中，以选择器sl7为例进行了图示，然而其它选择器sl0～sl6的结构也一样。选择器sl7包括接收输入d70的三态反相器in1、接收输入d71的三态反相器in2以及接收三态反相器in1、in2的输出的反相器in3。三态反相器in1包括p型晶体管p1、p2和n型晶体管n1、n2，按p1、p2、n2、n1这样的顺序串联连接在vdd与vss之间。由晶体管p2、n2的栅极接收输入d70，晶体管p2、n2的漏极之间的连接端成为三态反相器in1的输出。此外，选择信号s施加在晶体管p1的栅极，翻转选择信号ns施加在晶体管n1的栅极。三态反相器in2包括p型晶体管p3、p4以及n型晶体管n3、n4，按p3、p4、n4、n3这样的顺序串联连接在vdd与vss之间。由晶体管p4、n4的栅极接收输入d71，晶体管p4、n4的漏极之间的连接端成为三态反相器in2的输出。此外，选择信号s施加在晶体管n3的栅极，翻转选择信号ns施加在晶体管p3的栅极。反相器in3包括串联连接在vdd与vss之间的p型晶体管p5和n型晶体管n5。由晶体管p5、n5的栅极接收三态反相器in1、in2的输出，晶体管p5、n5的漏极之间的连接端成为反相器in3的输出，即选择器sl7的输出x7。
图4是示出图3中的选择器sl7的布局结构的俯视图。其中，在图4中，省略图示m2布线和通孔via1。在第一电源布线14侧的p型晶体管区域，从左开始依次形成有晶体管p1、p2、p4、p3、p5。在第二电源布线15侧的n型晶体管区域，从左开始依次形成有晶体管n1、n2、n4、n3、n5。
图4的布局相当于图1的布局中的高度区域ar4的右侧部分。配置在高度区域ar4左侧的选择器sl6的布局是将图4的布局左右翻转后而得到的。配置在高度区域ar2的选择器sl2、sl3的布局与配置在高度区域ar4的选择器sl6、sl7的布局大致相同。此外，配置在高度区域ar1的选择器sl0、sl1的布局以及配置在高度区域ar3的选择器sl4、sl5的布局与使配置在高度区域ar4的选择器sl6、sl7的布局上下翻转而得到的布局大致相同。
图5是强调性地示出图1的布局中公共信号即选择信号s的供给路径的图。图5中，针对选择信号s的供给路径，加粗示出金属布线、局部布线以及栅极布线的轮廓，此外，将栅极布线的斜线改成涂为黑色。如图5所示，选择信号s的供给路径包括配置在高度区域ar1的金属布线21和配置在高度区域ar3的金属布线22。金属布线21在高度区域ar1沿x方向延伸，其与设置在高度区域ar1的选择器sl0、sl1连接。金属布线22在高度区域ar3沿x方向延伸，其与设置在高度区域ar3的选择器sl4、sl5连接。在此，金属布线21、22与电源布线11～15形成于同一布线层m1。此外，选择信号s的供给路径包括跨越多个高度区域沿y方向延伸的栅极布线，例如包括跨越高度区域ar1、ar2、ar3沿y方向延伸的栅极布线41。
图6是强调性地示出图1的布局中公共信号即翻转选择信号ns的供给路径的图。图6中，针对翻转选择信号s的供给路径，加粗示出金属布线、局部布线以及栅极布线的轮廓，此外，将栅极布线的斜线改成涂为黑色。如图6所示，翻转选择信号ns的供给路径包括配置在高度区域ar2的金属布线31和配置在高度区域ar4的金属布线32。金属布线31在高度区域ar2沿x方向延伸，其与设置在高度区域ar2的选择器sl2、sl3连接。金属布线32在高度区域ar4沿x方向延伸，其与设置在高度区域ar4的选择器sl6、sl7连接。在此，金属布线31形成于布线层m2，布线层m2位于电源布线11～15的上层，金属布线32与电源布线11～15形成于同一布线层m1。
如上所述，根据本实施方式，在作为多倍高度单元的标准单元1中，在高度区域ar1～ar4分别配置有8个选择器sl0～sl7中的两个选择器。此外，构成选择信号s的供给路径的金属布线21配置在高度区域ar1，由金属布线21连接选择器sl0、sl1；构成选择信号s的供给路径的金属布线22配置在高度区域ar3，由金属布线22连接选择器sl4、sl5。于是能够降低选择信号s的供给路径上的电阻值，因此能够抑制选择信号s的信号延迟、信号线上的压降。结果能够实现标准单元1的电路工作的高速化、稳定化。
此外，构成翻转选择信号ns的供给路径的金属布线31配置在高度区域ar2，由金属布线31连接选择器sl2、sl3；构成翻转选择信号ns的供给路径的金属布线32配置在高度区域ar4，由金属布线32连接选择器sl6、sl7。于是能够降低翻转选择信号ns的供给路径上的电阻值，因此能够抑制翻转选择信号ns的信号延迟、信号线上的压降。结果能够实现标准单元1的电路工作的高速化、稳定化。
需要说明的是，在本实施方式中，在包括四个高度区域ar1～ar4的多倍高度单元中，在各高度区域ar1～ar4分别配置有八个选择器sl0～sl7中的两个选择器，然而本公开并不限于此。例如，高度区域的数量可以不是四个，选择器的数量可以不是八个。此外，配置在各高度区域的选择器的数量可以不等。
此外，在本实施方式中，针对选择信号s的供给路径，将金属布线21、22配置在高度区域ar1、ar3；针对翻转选择信号ns的供给路径，将金属布线31、32配置在高度区域ar2、ar4，然而本公开并不限于此。例如，也可以如此：针对选择信号s和翻转选择信号ns中的任一信号，将构成其供给路径的金属布线配置在两个以上的高度区域，而针对选择信号s和翻转选择信号ns中的另一信号，不在其供给路径上配置金属布线。或者，也可以如此：针对选择信号s和翻转选择信号ns中的任一信号，将构成其供给路径的金属布线配置在两个以上的高度区域，而针对选择信号s和翻转选择信号ns中的另一信号，将构成其供给路径的金属布线配置在一个或两个以上的高度区域。
此外，在本实施方式中，假设高度区域ar1、ar3和高度区域ar2、ar4交替地配置在y方向上，其中，在高度区域ar1、ar3配置有构成选择信号s的供给路径的金属布线21、22，高度区域ar2、ar4构成翻转选择信号ns的供给路径。由此，针对选择信号s和翻转选择信号ns而言，能够使其供给路径的电阻值近似相等，因此能够实现选择信号s和翻转选择信号ns之间的信号延迟的平衡、以及选择信号s和翻转选择信号ns之间的信号电平的平衡。然而，本公开并不限于此。例如，构成选择信号s的供给路径的金属布线可以配置于在y方向上相连续的高度区域；构成选择信号s的供给路径的金属布线和构成翻转选择信号ns的供给路径的金属布线可以配置于相同的高度区域。
此外，在本实施方式中，构成选择信号s的供给路径的金属布线21、22以及构成翻转选择信号ns的供给路径的金属布线31、32形成为在x方向上延伸，然而本公开并不限于此。此外，由构成选择信号s的供给路径的金属布线21、22以及构成翻转选择信号ns的供给路径的金属布线31、32连接两个选择器，然而也可以连接三个以上的选择器。
(第二实施方式)
图7是第二实施方式所涉及的半导体集成电路装置所包括的标准单元2的电路图。如图7所示，标准单元2为8位ff(触发器)，其具有作为部分电路的八个触发器ff0～ff7。各触发器ff＊(＊为0～7之间的整数)包括输入d＊和输出q＊，其接收时钟信号ck以及翻转时钟信号nck作为公共信号而工作。时钟信号ck以及与时钟信号ck之间具有互补关系的翻转时钟信号nck是由包括反相器52a、52b的公共信号生成电路52基于从标准单元2的外部供来的原时钟信号clk生成的。时钟信号ck以及翻转时钟信号nck经由各自的供给路径供向各个触发器ff0～ff7。
在此省略图示标准单元2的布局，然而能够与第一实施方式的标准单元1一样地构成标准单元2。即，标准单元2包括分别沿x方向延伸的五条电源布线。供给vdd的第一电源布线和供给vss的第二电源布线交替地配置在y方向上。在五条电源布线彼此之间形成有四个高度区域ar1～ar4。即，标准单元2是具有单倍高度单元的4倍的单元高度的、所谓的四倍高度(quadheight)单元。在高度区域ar1～ar4分别形成有鳍式fet，利用上述鳍式fet实现规定的电路功能。
在高度区域ar1～ar4分别配置有八个触发器ffo～ff7中的两个触发器。即，触发器ffo、ff7配置在高度区域ar1，触发器ff1、ff6配置在高度区域ar2，触发器ff2、ff5配置在高度区域ar3，触发器ff3、ff4配置在高度区域ar4。原时钟信号clk供向高度区域ar2，此外，公共信号生成电路52配置在高度区域ar2、ar3。
另外，时钟信号ck的供给路径包括配置在高度区域ar1的金属布线61和配置在高度区域ar3的金属布线62。金属布线61在高度区域ar1沿x方向延伸，其与设置在高度区域ar1的触发器ffo、ff7连接。金属布线62在高度区域ar3沿x方向延伸，其与设置在高度区域ar3的的触发器ff2、ff5连接。此外，翻转时钟信号nck的供给路径包括配置在高度区域ar2的金属布线71和配置在高度区域ar4的金属布线72。金属布线71在高度区域ar2沿x方向延伸，其与设置在高度区域ar2的触发器ff1、ff6连接。金属布线72在高度区域ar4沿x方向延伸，其与设置在高度区域ar4的触发器ff3、ff4连接。需要说明的是，金属布线61、62、71、72例如可以与电源布线形成于同一布线层，也可以形成于电源布线的上层的布线层。
如上所述，根据本实施方式，作为多倍高度单元的标准单元2在高度区域ar1～ar4分别配置有八个触发器ff0～ff7中的两个触发器。另外，构成时钟信号ck的供给路径的金属布线61配置在高度区域ar1，由金属布线61连接触发器ff0、ff7；构成时钟信号ck的供给路径的金属布线62配置在高度区域ar3，由金属布线62连接触发器ff2、ff5。于是能够降低时钟信号ck的供给路径上的电阻值，因此能够抑制时钟信号ck的信号延迟、信号线上的压降。结果能够实现标准单元2的电路工作的高速化、稳定化。
此外，构成翻转时钟信号nck的供给路径的金属布线71配置在高度区域ar2，由金属布线71连接触发器ff1、ff6；构成翻转时钟信号nck的供给路径的金属布线72配置在高度区域ar4，由金属布线72连接触发器ff3、ff4。于是能够降低翻转时钟信号nck的供给路径上的电阻值，因此能够抑制翻转时钟信号nck的信号延迟、信号线上的压降。结果能够实现标准单元2的电路工作的高速化、稳定化。
需要说明的是，在本实施方式中，在包括四个高度区域ar1～ar4的多倍高度单元中，在各高度区域ar1～ar4分别设置有八个触发器ff0～ff7中的两个触发器，然而本公开并不限于此。例如，高度区域的数量可以不是四个，触发器的数量可以不是八个。此外，配置在各高度区域的触发器的数量可以不等。
此外，在本实施方式中，针对时钟信号ck的供给路径，将金属布线61、62配置在高度区域ar1、ar3；针对翻转时钟信号nck的供给路径，将金属布线71、72配置在高度区域ar2、ar4，然而本公开并不限于此。例如，也可以如此：针对时钟信号ck和翻转时钟信号nck中的任一信号，将构成其供给路径的金属布线配置在两个以上的高度区域；对于时钟信号ck和翻转时钟信号nck中的另一信号，可以不在其供给路径上配置金属布线。或者，也可以如此：针对时钟信号ck和翻转时钟信号nck中的任一信号，将构成其供给路径的金属布线配置在两个以上的高度区域；对于另一信号，将构成其供给路径的金属布线配置在一个或两个以上的高度区域。
此外，在本实施方式中，高度区域ar1、ar3和高度区域ar2、ar4交替地配置在y方向上，其中，在高度区域ar1、ar3配置有构成时钟信号ck的供给路径的金属布线61、62；高度区域ar2、ar4构成翻转时钟信号nck的供给路径。由此，对于时钟信号ck和翻转时钟信号nck而言，能够使供给路径的电阻值近似相等，故能够实现时钟信号ck和翻转时钟信号nck之间的信号延迟的平衡、以及时钟信号ck和翻转时钟信号nck之间的信号电平的平衡。然而，本公开并不限于此。例如，构成时钟信号ck的供给路径的金属布线可以配置于在y方向上相连续的高度区域，构成时钟信号ck的供给路径的金属布线和构成翻转时钟信号nck的供给路径的金属布线可以配置在相同的高度区域。
此外，在本实施方式中，构成时钟信号ck的供给路径的金属布线61、62以及构成翻转时钟信号nck的供给路径的金属布线71、72形成为沿x方向延伸，然而本公开并不限于此。此外，构成时钟信号ck的供给路径的金属布线61、62以及构成翻转时钟信号nck的供给路径的金属布线71、72连接两个触发器，然而也可以连接三个以上的触发器。
(其它实施方式)
在上述实施方式中，作为构成标准单元的部分电路以选择器、触发器为例进行了说明，然而在本公开中，构成标准单元的部分电路并不限于此。例如也可以为闩锁器。
此外，在上述实施方式中，作为施加给多个部分电路的公共信号以选择信号、时钟信号为例进行了说明，然而在本公开中，施加给多个部分电路的公共信号并不限于此。例如也可以将本公开的结构应用于复位(reset)信号、状态设定(set)信号、扫描模式信号等。
此外，在上述实施方式中，用鳍式fet构成了具有多个部分电路的标准单元，然而在本公开中，构成标准单元的晶体管并不限于鳍式fet。
需要说明的是，在不脱离发明的主旨的范围内，也可以将多个实施方式中的各构成要素任意组合起来。
-产业实用性-
本公开能够在具有多个部分电路的多倍高度单元中实现电路工作的高速化、稳定化，因此对于提高半导体集成电路装置的性能来说是很有用的。
-符号说明-
1、2标准单元
11、13、15第一电源布线
12、14第二电源布线
21、22、31、32金属布线
41栅极布线
51、52公共信号生成电路
61、62、71、72金属布线
ar1～ar4高度区域
ff0～ff7触发器(部分电路)
sl0～sl7选择器(部分电路)
s选择信号(公共信号)
ns翻转选择信号(公共信号)
ck时钟信号(公共信号)
nck翻转时钟信号(公共信号)