技术特征：
技术总结
本发明提供一种三维集成层叠电路制造用片1，其介于具有贯通电极的多个半导体芯片之间，其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路，所述三维集成层叠电路制造用片1至少具备固化性的粘合剂层13，构成粘合剂层13的材料固化前的在90℃下的熔融粘度为1.0×100～5.0×105Pa·s，固化物在0～130℃下的平均线膨胀系数为45ppm以下。该三维集成层叠电路制造用片1能够制造半导体芯片之间的连接电阻不易变化、具有高可靠性的三维集成层叠电路。
技术研发人员：根津裕介;杉野贵志
受保护的技术使用者：琳得科株式会社
技术研发日：2017.02.13
技术公布日：2018.08.31