基于面栅的多尺寸焊盘封装的制作方法

本公开的各方面一般涉及集成电路设备，尤其涉及在面栅阵列(lga)中布置有阵列焊盘的晶片级封装(wlp)。

传统的wlp可以被安装到印刷电路板(pcb)的表面上以形成集成电路(ic)封装。wlp可以包括例如微处理器。wlp可以包括在阵列中布置的多个wlp触点。pcb可以包括多个pcb触点，这些pcb触点与wlp触点的相应位置互补。焊球可以应用于例如wlp触点，并且焊球可以设置在互补的pcb触点对面。在焊球硬化之后，wlp可以被安装到pcb以形成集成电路封装。

在常规wlp中，可能存在流经每个焊球的最大电流。在一些实现中，最大电流可导致对于去往/来自wlp的电流的电流瓶颈。此外，焊球可导致高级别的电容性耦合。相应地，焊球必须被相隔一定距离放置。焊球还可以增加集成电路封装的高度并降低从wlp到pcb的热量传递。

相应地，需要用于将wlp耦合至pcb的新的布置和方法。

概述

以下概述是仅为了帮助描述本公开的各个方面而提供的综览，并且仅被提供用于解说这些方面而非对其进行限制。

在一个方面，本公开提供了一种封装。该封装可以包括：晶片级封装(wlp)层(其包括第一wlp触点和第二wlp触点)、设置在第一wlp触点上的第一导电柱(第一导电柱包括与形成第一阵列焊盘的第一wlp触点相对的表面)、设置在第二wlp触点上的第二导电柱(第二导电柱包括与形成第二阵列焊盘的第二wlp触点相对的表面，其中第二阵列焊盘具有与第一阵列焊盘不同的大小)、以及wlp层上方并且至少部分地围绕第一导电柱和第二导电柱的模塑(其中模塑化合物、第一阵列焊盘和第二阵列焊盘形成基本上平坦的面栅阵列接触表面，该面栅阵列接触表面被配置成将该封装耦合至面栅阵列)。

在另一方面，本公开提供了一种制造封装的方法。该方法可以包括：提供晶片级封装(wlp)层(其包括第一wlp触点和第二wlp触点)；将第一导电柱设置在第一wlp触点上(第一导电柱包括与形成第一阵列焊盘的第一wlp触点相对的表面)；将第二导电柱设置在第二wlp触点上(第二导电柱包括与形成第二阵列焊盘的第二wlp触点相对的表面，其中第二阵列焊盘具有与第一阵列焊盘不同的大小)；将至少部分地围绕第一导电柱和第二导电柱的模塑设置wlp层上方；以及移除模塑的至少一部分、第一导电柱的至少一部分、第二导电柱的至少一部分、或其任何组合，使得模塑化合物、第一阵列焊盘、和第二阵列焊盘形成基本上平坦的面栅阵列接触表面，该面栅阵列接触表面被配置成将该封装耦合至面栅阵列。

附图简述

对本公开的各方面及其许多伴随优点的更完整领会将因其在参考结合附图考虑的以下详细描述时变得更好理解而易于获得，附图仅出于解说目的被给出而不对本发明构成任何限定，并且其中：

图1一般地解说了用于晶片级封装的常规bga布置。

图2一般地解说了用于扇出晶片级封装的常规bga布置。

图3一般地解说了根据本公开的各方面的用于晶片级封装的lga布置。

图4一般地解说了根据本公开的各方面的用于扇出晶片级封装的lga布置。

图5一般地解说了常规bga布置和根据本公开的各方面的lga布置之间的比较。

图6一般地解说了根据本公开的各方面的lga布置。

图7一般地解说了常规bga布置和根据本公开的各方面的lga布置之间的另一比较。

图8一般地解说了根据本公开的各方面的用于制造可安装多尺寸焊盘晶片级封装的方法。

图9a一般地解说了根据本公开的各方面的第一制造阶段中的可安装多尺寸焊盘晶片级封装。

图9b一般地解说了第二制造阶段中图9a的可安装多尺寸焊盘晶片级封装。

图9c一般地解说了第三制造阶段中图9a的可安装多尺寸焊盘晶片级封装。

图9d一般地解说了第四制造阶段中图9a的可安装多尺寸焊盘晶片级封装。

图9e一般地解说了第五制造阶段中图9a的可安装多尺寸焊盘晶片级封装。

图9f一般地解说了可任选的第六制造阶段中图9a的可安装多尺寸焊盘晶片级封装。

图10一般地解说了其中可有利地采用本公开的诸方面的示例性无线通信系统的框图。

图11一般地解说了解说用于所公开的半导体ic封装的电路、布局以及逻辑设计的设计工作站的框图。

图12一般地解说了用于集成电路封装的常规bga布置。

图13一般地解说了根据本公开的各方面的用于集成电路封装的lga布置。

详细描述

本公开的诸方面在以下针对本公开具体方面的描述和有关附图中被公开。可构想出替换性方面而不背离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。

措辞“示例性”和/或“示例”在本文中用于意指“用作示例、实例或解说”。本文描述为“示例性”和/或“示例”的任何方面不必被解释为优于或胜过其他方面。类似地，术语“本发明的诸方面”并不要求本发明的所有方面都包括所讨论的特征、优点或操作模式。

如本文中所使用的，术语“垂直”一般是针对其上形成半导体封装的基板或载体的表面定义的。该基板或载体将一般地定义“水平”面，而垂直方向接近大致垂直于该水平面的方向。

图1-2一般地解说了用于使用球栅阵列(bga)将晶片级封装(wlp)设置在印刷电路板(pcb)上的常规布置。如本文中所使用的，术语“晶片级封装”可以指晶片级封装(例如，图1中描绘的晶片级封装100)和/或扇出晶片级封装(例如，图2中描绘的扇出晶片级封装200)。

图1一般地解说了用于晶片级封装100的常规bga布置。晶片级封装100可包括：半导体110、至少部分地设置在半导体110上的第一钝化层112、至少部分地设置在第一钝化层112上的第二钝化层114、至少部分地设置的第二钝化层114上的第一聚合物层130、以及至少部分地设置在半导体110上的焊盘120。

晶片级封装100可以进一步包括：至少部分地设置在第一聚合物层130上的重分布层140、以及至少部分地设置在重分布层140上的第二聚合物层150。

晶片级封装100可以进一步包括：至少部分地设置在重分布层140上的ubm160(其中ubm指的是“凸块下金属化”)和至少部分地设置在ubm160上的焊球170。焊球170可以与ubm160接触，ubm160可以与重分布层140接触，重分布层140可以与焊盘120接触，焊盘120可以与半导体110的一个或多个组件接触。相应地，电流可以在半导体110和焊球170之间自由流动。

图2一般地解说了用于扇出晶片级封装200的常规bga布置。扇出晶片级封装200可包括：扇出区域210、至少部分地设置在扇出区域210上的硅层212、围绕硅层212设置的密封环214、至少部分地设置在硅层212上钝化层216、至少部分地设置在硅层212上的焊盘220、以及至少部分地设置在钝化层216和扇出区域210中的一者或多者上的第一聚合物层230。

扇出晶片级封装200可以进一步包括：至少部分地设置在第一聚合物层230上的重分布层240、以及至少部分地设置在重分布层240上的第二聚合物层250。

扇出晶片级封装200可以进一步包括：至少部分地设置在重分布层240上的ubm260(其中ubm指的是“凸块下金属化”)和至少部分地设置在ubm260上的焊球270。焊球270可以与ubm260接触，ubm260可以与重分布层240接触，重分布层240可以与焊盘220接触，焊盘220可以与硅层212和/或扇出区域210的一个或多个组件接触。相应地，电流可以在焊球270与硅层212和扇出区域210中的一者或多者之间自由流动。

虽然图1-2中描绘的焊球170、270是单个的，但是将理解，多个焊球170、270可以被设置在多个ubm160、260上。焊球170、270可以被设置在晶片级封装100、200上，以与印刷电路板(pcb)上的一个或多个pcb触点互补。相应地，晶片级封装100、200可以被设置在pcb上，使得焊球170、270耦合至pcb触点。在焊球170、270硬化之后，晶片级封装100、200可以被安装到pcb以形成集成电路封装。

在常规bga布置中(诸如图1-2中描绘的那些布置)，可能存在流经焊球170、270中任何特定一者的最大电流。在一些实现中，最大电流可导致对于去往/来自晶片级封装100、200的电流的电流瓶颈。此外，焊球170、270可导致高级别的电容性耦合。相应地，焊球170、270必须被相隔一定距离放置。焊球170、270还可以增加集成电路封装的高度并降低从晶片级封装100、200到pcb的热量传递。

图3-4一般地解说了根据本公开的诸方面的用于使用面栅阵列(lga)将晶片级封装(wlp)设置在印刷电路板(pcb)上的布置。

图3一般地解说了用于封装300的lga布置。封装300可以是晶片级封装(wlp)。封装300可以是用于处理的装置。封装300可包括：半导体310、至少部分地设置在半导体310上的第一钝化层312、至少部分地设置在第一钝化层312上的第二钝化层314、至少部分地设置的第二钝化层314上的第一聚合物层330、以及至少部分地设置在半导体310上的焊盘320。半导体310可以包括硅。焊盘320可以是铝焊盘。

封装300可以进一步包括：至少部分地设置在第一聚合物层330上的重分布层340(其中重分布层可以缩写为“rdl”)、以及至少部分地设置在重分布层340上的第二聚合物层350。焊盘320和重分布层340可以包括导电迹线。重分布层340可以包括铜并行过程中介体(“ppi”)。上述元件310、312、314、320、330、340、350、或其任何组合可被称为wlp层。聚合物层330、350可包括聚酰亚胺。

封装300可以任选地包括至少部分地设置在wlp层的至少一部分(例如，重分布层340)上的ubm360(其中ubm指的是“凸块下金属化”)。封装300可以进一步包括至少部分地设置在ubm360上的导电柱370。导电柱370可以与ubm360接触，ubm360可以与重分布层340接触，重分布层340可以与焊盘320接触，焊盘320可以与半导体310的一个或多个组件接触。ubm360可被称为wlp触点。替换地，可以省略ubm360，并且可以将导电柱370直接设置在重分布层340的至少一部分上。重分布层340中其上设置有导电柱370的部分也可被称为wlp触点。导电柱370可以具有与wlp触点(例如，图3中描绘的ubm360)相对的表面。与wlp触点相对的表面可以形成阵列焊盘。类似于与导电柱370相关联的阵列焊盘的多个阵列焊盘可以形成lga接触表面，并且可以被进一步配置成将封装300耦合至面栅阵列。wlp触点(例如，ubm360和/或重分布层340中其上设置有导电柱370的部分)可以是用于接触的装置。导电柱370可以是用于导电的装置。

封装300可以进一步包括至少部分地设置在第二聚合物层350上的模塑380。模塑380可以围绕导电柱370并且还可以为导电柱370提供机械支撑。模塑380可以是用于支撑的装置。与导电柱370相关联的阵列焊盘可以是基本上平坦的表面。模塑380的顶表面也可以是基本上平坦的。导电柱370和模塑380各自的基本上平坦的顶表面可以共享共用平面并且可以形成lga接触表面。模塑380可包括模塑化合物。

图4一般地解说了用于封装的lga布置400。封装400可以是扇出wlp。封装400可以是用于处理的装置。封装400可以包括：扇出区域410、至少部分地设置在扇出区域410上的半导体412、围绕半导体412设置的密封环414、至少部分地设置在半导体412上的焊盘420、和第一聚合物层430。封装400可以进一步包括：至少部分地设置在扇出区域410和/或半导体412上的第一钝化层422、至少部分地设置在第一钝化层422上的第二钝化层424、至少部分地设置在第二钝化层424上的第一聚合物层430、和至少部分地设置在半导体412上的焊盘420。半导体412可以包括硅。焊盘420可以是铝焊盘。

封装400可以进一步包括：至少部分地设置在第一聚合物层430上的重分布层440(其中重分布层可以缩写为“rdl”)、以及至少部分地设置在重分布层440上的第二聚合物层450。焊盘420和重分布层440可以包括导电迹线。重分布层440可以包括铜并行过程中介体(“ppi”)。上述元件410、412、414、420、422、424、430、440、450或其任何组合可被称为wlp层。聚合物层430、450可包括聚酰亚胺。

封装400可以任选地包括至少部分地设置在wlp层的至少一部分(例如，重分布层440)上的ubm460(其中ubm指的是“凸块下金属化”)。封装400可以进一步包括至少部分地设置在ubm460上的导电柱470。导电柱470可以与ubm460接触，ubm460可以与重分布层440接触，重分布层440可以与焊盘420接触，焊盘420可以与半导体412和/或扇出区域410的一个或多个组件接触。ubm460可被称为wlp触点。替换地，可以省略ubm460，并且可以将导电柱470直接设置在重分布层440的至少一部分上。重分布层440中其上设置有导电柱470的部分也可被称为wlp触点。导电柱470可以具有与wlp触点(例如，图4中描绘的ubm460)相对的表面。与wlp触点相对的表面可以形成阵列焊盘。类似于与导电柱470相关联的阵列焊盘的多个阵列焊盘可以形成lga接触表面，并且可以被进一步配置成将封装400耦合至面栅阵列。wlp触点(例如，ubm460和/或重分布层440中其上设置有导电柱470的部分)可以是用于接触的装置。导电柱470可以是用于导电的装置。

封装400可以进一步包括至少部分地设置在第二聚合物层450上的模塑480。模塑480可以围绕导电柱470并且还可以为导电柱470提供机械支撑。模塑480可以是用于支撑的装置。与导电柱470相关联的阵列焊盘可以是基本上平坦的表面。模塑480的顶表面也可以是基本上平坦的。导电柱470和模塑480各自的基本上平坦的顶表面可以共享共用平面并且可以形成lga接触表面。模塑480可包括模塑化合物。

虽然图3-4中描绘的导电柱370、470是单个的，但是将理解，多个导电柱370、470可以被设置在多个ubm360、460和/或重分布层340、440的多个部分上。导电柱370、470可以被设置在封装300、400上，以与印刷电路板(pcb)上的一个或多个pcb触点互补。具体而言，与导电柱370、470相关联的相应阵列焊盘的位置可以镜像一个或多个pcb触点的位置。相应地，封装300、400可以被设置在pcb上，使得导电柱370、470耦合至pcb触点。pcb触点可以被布置在面栅阵列中。相应地，模塑化合物和相应的阵列焊盘可以形成基本上平坦的面栅阵列接触表面，该面栅阵列接触表面被配置成将该封装耦合至面栅阵列。

图3-4中所示的布置(具有导电柱370、470)可以相对于图1-2中所示的布置(具有焊球170、270)呈现一个或多个优点。优点可以包括以下参照图5-7更详细描述的一个或多个优点。

图5一般地解说了具有常规bga布置的wlp布置500和具有(根据本公开的各方面的)lga布置的wlp布置501。wlp布置500可以在某些方面类似于图1-2中描绘的晶片级封装100、200，而wlp布置501可以在某些方面类似于图3-4中描绘的封装300、400。

wlp布置500和wlp布置501可以具有一些共用的组件。例如，wlp布置500、501中的每一者可以包括wlp层510和ubm520。将理解，wlp层510可以包括一个或多个组件和/或层，该一个或多个组件和/或层类似于图1-4中描绘的那些组件和/或层。wlp层510可以是用于处理的装置，而ubm520可以是用于接触的装置。wlp布置500包括类似于图1-2中描绘的焊球170、270的焊球530，而wlp布置501包括类似于图3-4中描绘的模塑380、480和导电柱370、470的模塑540和导电柱550。模塑540可以是用于支撑的装置，并且导电柱550可以是用于导电的装置。

wlp层510可被安装到pcb(未示出)以形成集成电路封装。wlp层510和pcb两者可以具有基本上“平坦”的形状。具有平坦形状的组件可以具有大大超过组件高度的组件长度和组件宽度，例如，组件长度和组件宽度可以是组件高度的十倍、一百倍或一千倍。

在一些实现中，最小化集成电路封装的总体高度可以是有利的。在wlp层510被安装到pcb之后，集成电路封装的总体高度可取决于wlp层510的高度、pcb的高度、以及用于将wlp层510安装到pcb的组件的高度。

如将从图5理解的，有利地最小化集成电路封装的总体高度的一种方法是最小化用于将wlp层510安装到pcb的组件的高度。图5中描绘的wlp层510可以具有wlp高度511。如将从图5理解的，wlp布置500可以与归因于焊球530的高度的bga组件高度531相关联，而wlp布置501可以与归因于模塑540和导电柱550的高度的lga组件高度551相关联。作为示例，bga组件高度531可以等于180μm或是180μm的数量级，而lga组件高度551可以小得多，例如25μm。相应地，集成电路封装的总体高度可以减少超过一百微米。

wlp布置501的另一优点是可以选择的lga组件高度551的灵活性。例如，在一些实现中，wlp层510可以包括与隔离区域或隔离区相关联的组件560。组件560可以与电场和/或磁场(例如，电感器)相关联，该组件560必须与pcb移位至少隔离距离561。如从图5中可以理解的，可以选择模塑540和导电柱550的lga组件高度551使得组件560与pcb移位至少隔离距离561。相应地，随着组件560的位置或特性改变(如在电路设计期间可能发生的)，可以灵活地选择lga组件高度551，使得观察到隔离距离561但lga组件高度551(以及集成电路封装的总体高度)反而被最小化。

图6一般地解说了根据本公开的各方面的lga布置600。lga布置600在某些方面可以类似于图3-4中描绘的封装300、400和/或图5中描绘的wlp布置501。

lga布置600可包括类似于图3-5中描绘的模塑380、480、540的模塑640。lga布置600可以进一步包括多个阵列焊盘，其包括第一阵列焊盘651、第二阵列焊盘652、第三阵列焊盘653、和第四阵列焊盘654。如本文中所使用的，术语“阵列焊盘”可以指类似于图3-5中描绘的导电柱370、470、550的导电柱的外表面。阵列焊盘651、652、653、654中的每一者可以是基本上平坦的，并且多个阵列焊盘651、652、653、654中的每一者可以与一个或多个其他阵列焊盘和/或模塑640的外表面共享平面。其上分别设置阵列焊盘651、652、653、654的导电柱本身可以被设置在至少一个wlp触点上(如先前在图3-4中所描述的)。因此，阵列焊盘651、652、653、654可以向和从wlp触点传导电流。阵列焊盘651、652、653、654可以根据lga布置600来设置，这些阵列焊盘可以设计成与pcb的电触点互补。

包括阵列焊盘651、652、653、654的多个阵列焊盘可以具有灵活的尺寸和间隔。如将从图6理解的，第一阵列焊盘651可以具有尺寸660，例如，长度或宽度。第二个阵列焊盘652和第三阵列焊盘653可以具有间隔670，例如，第二阵列焊盘652和第三阵列焊盘653的相应中心之间的距离。第四阵列焊盘654可以具有尺寸680，例如，长度或宽度。由于lga布置600的灵活的尺寸和间隔，可以根据设计考虑灵活地选择尺寸660、间隔670、和尺寸680。

例如，可以减小尺寸660(和/或与一个或多个附加阵列焊盘相关联的类似尺寸)以便有利地最小化lga布置600的总体长度或宽度。附加地或替换地，可以减小间隔670(和/或与两个或更多个附加阵列焊盘相关联的类似间隔)以便有利地最小化lga布置600的总体长度或宽度。附加地或替换地，可以通过确定最小间隔来优化间隔670(和/或与两个或更多个附加阵列焊盘相关联的类似间隔)以便有利地减小各毗邻阵列焊盘之间的电容性耦合。附加地或替换地，可以增加尺寸680(和/或与两个或更多个附加阵列焊盘相关联的类似间隔)以便有利地优化从wlp到pcb的最大电流(或反之亦然)、或者有利地优化从wlp到pcb的热量传递(或反之亦然)。

图7一般地解说了常规bga布置700和根据本公开的各方面的多尺寸焊盘lga布置701。bga布置700可以在某些方面类似于图1-2中描绘的晶片级封装100、200和/或图5中描绘的wlp布置500，而lga布置701可以在某些方面类似于图3-4中描绘的封装300、400和/或图5中描绘的wlp布置501。

bga布置700可以分别包括类似于图5中描绘的wlp层510的wlp710和类似于图1-2和5中描绘的焊球170、270、530的多个焊球。lga布置701可以包括：类似于图5中描绘的wlp层510的wlp(未示出)、类似于图3-6中描绘的模塑380、480、540、640的模塑740、和类似于图6中描绘的阵列焊盘651、652、653、654中的一者或多者的多个阵列焊盘。

如将从图7理解的，bga布置700中的焊球可以被布置成栅格。例如，可以设置焊球730使得它与在互补pcb上特定的pcb触点互补。也可以设置lga布置701中的各阵列焊盘使得它们与在互补pcb上特定的pcb触点互补。例如，可以设置阵列焊盘750使得它与和焊球730相同的pcb触点互补。然而，阵列焊盘750可具有优于焊球730的某些优点，如在本申请中的其他地方讨论的。例如，阵列焊盘750可以具有比焊球730更大的表面积和/或可以由不同的材料制成，从而允许从wlp710到pcb的更大电流和/或热量传递(或反之亦然)。

为了进一步改善电流和/或热量传递，可以用单个阵列焊盘代替多个焊球。在一些实现中，从wlp行进到pcb(或相反)的电信号可与超过单个焊球的最大电流的电流相关联。相应地，可以通过多个焊球发送高电流电信号。例如，对于bga布置700，焊球731-1和焊球731-2可以彼此毗邻并且以线性纵向方式来布置。可以通过焊球731-1和焊球731-2将高电流电信号发送到pcb上一对互补pcb触点。

然而，在lga布置701中，可以提供阵列焊盘751作为焊球731-1、731-2的替代。阵列焊盘751可以允许比焊球731-1、731-2更大的电流和/或热量传递，同时占据相同的空间量。如上所述，单个阵列焊盘(诸如阵列焊盘750)可以具有比单个焊球(诸如焊球730)更大的表面积。然而，将从图7中理解，跨越两个焊球的阵列焊盘(诸如阵列焊盘751)不仅可以包括两个阵列焊盘的表面区域，而且可以包括与各毗邻阵列焊盘之间的间隔相关联的表面区域。这消除了在多个焊球之间平衡电流的需要。

尽管可以提供阵列焊盘751作为对于bga布置700以线性纵向方式布置的焊球(诸如焊球731-1、731-2)的替代，但是将会理解，由于lga布置701的灵活性，也可以提供单个阵列焊盘作为以线性横向方式布置的焊球的替代。例如，对于bga布置700，焊球733-1、733-2可以以线性横向方式布置。然而，在lga布置701中，可以提供允许更大电流和/或热量传递的阵列焊盘753作为焊球733-1、733-2的替代。

尽管可以提供阵列焊盘751、753作为对于bga布置700以线性方式布置的焊球(诸如焊球731-1、731-2、733-1、733-2)的替代，但是将会理解，由于lga布置701的灵活性，也可以提供单个阵列焊盘作为以不对称或非线性方式布置的焊球的替代。例如，对于bga布置700，焊球735-1、735-2、735-3可以按不对称或非线性方式布置。然而，在lga布置701中，可以提供允许更大电流和/或热量传递的阵列焊盘755作为焊球735-1、735-2、735-3的替代。

为了进一步增加从wlp到pcb(或相反)的电流和/或热量传递，更大的阵列焊盘是可能的。例如，可以提供阵列焊盘757作为焊球737-1、737-2、737-3、737-4的替代。阵列焊盘757可以允许比焊球737-1、737-2、737-3、737-4更大的电流和/或热量传递，同时占据相同的空间量。类似地，可以提供阵列焊盘759作为设置在图7的轮廓739内的九个焊球的替代。阵列焊盘759可以允许比设置在轮廓739内的焊球更大的电流和/或热量传递，同时占据相同的空间量。

图8一般地解说了根据本公开的各方面的用于制造封装的方法800。

在810处，方法800提供具有至少第一wlp触点和第二wlp触点的wlp层。wlp层可以对应于：图3中描绘的元件310、312、314、320、330、340、350；图4中描绘的层410、412、414、420、422、424、430、440、450；图5中描绘的wlp层510；或者本公开中提到的任何其他wlp层。

在820处，方法800在第一wlp触点上设置第一导电柱，第一导电柱包括与形成第一阵列焊盘的第一wlp触点相对的表面。可以使用镀敷来设置第一导电柱。第一导电柱可以对应于图3-5中描绘的导电柱370、470、550或本公开中提到的任何其他导电柱。第一wlp触点可以对应于图3-5中描绘的ubm360、460、520或本公开中提到的任何其他wlp触点。第一阵列焊盘可以对应于：图6中描绘的任何阵列焊盘(例如，第一阵列焊盘651)、图3-5中描绘的导电柱370、470、550中任一者的顶表面、或本公开中提到的任何其他阵列焊盘。

在830处，方法800在第二wlp触点上设置第二导电柱，第二导电柱包括与形成第二阵列焊盘的第二wlp触点相对的表面，其中第二阵列焊盘具有与第一阵列焊盘不同的大小。可以使用镀敷来设置第二导电柱。第二导电柱可以对应于图3-5中描绘的导电柱370、470、550或本公开中提到的任何其他导电柱。第二wlp触点可以对应于图3-5中描绘的ubm360、460、520或本公开中提到的任何其他wlp触点。如方法800中所提到的第一阵列焊盘和具有与第一阵列焊盘不同大小的第二阵列焊盘可以对应于例如图6中描绘的不同大小的阵列焊盘中的任一者。lga布置可以对应于图6中描绘的lga布置600、图7中描绘的lga布置701、或者本公开中提到的任何其他lga布置。

在840处，方法800将模塑设置在wlp层上方，该模塑至少部分地围绕第一导电柱和第二导电柱。模塑可以指模塑980，如将在以下参考图9a-9f更详细描述的。

在850处，方法800移除模塑的至少一部分、第一导电柱的至少一部分、第二导电柱的至少一部分、或其任何组合，使得模塑、第一阵列焊盘、以及第二阵列焊盘形成基本上平坦的面栅阵列接触表面，该面栅阵列接触表面被配置成将封装耦合至面栅阵列。

图9a-9f一般地解说了根据本公开的各方面的处于各个制造阶段的封装900。

图9a一般地解说了处于第一制造阶段的封装900。具体而言，图9a描绘了wlp层910、wlp触点920和掩模930。在一些实现中，wlp触点920可为类似于ubm160、260、360、460、520的ubm。附加地或替换地，wlp触点920可以是wlp层910的暴露导体或面阵列焊盘。如将从图9a理解的，掩模930覆盖wlp层910的至少一部分。然而，掩模930具有间隔931，并且因此不覆盖wlp触点920的至少一部分。

图9b一般地解说了处于第二制造阶段的封装900。具体而言，导电柱970被设置在掩模930的间隔931内并且被设置在wlp触点920的至少一部分上。导电柱970可以包括任何合适的导电材料，例如，铜或焊料。导电柱970可以使用任何合适的方法(例如，镀敷)被设置在间隔931内。相应地，导电柱970可以包括经镀敷的铜、经镀敷的焊料、或其任何组合。

图9c一般地解说了处于第三制造阶段的封装900。具体而言，已移除掩模930，留下被设置在wlp触点920上的导电柱970。

图9d一般地解说了处于第四制造阶段的封装900。具体而言，模塑980可以被设置在wlp层910的至少一部分和/或导电柱970的至少一部分上。模塑980可包括任何合适的材料，例如，环氧树脂、树脂、模塑化合物等。如图9d中描绘的，导电柱970可以被完全嵌入模塑980中，然而，将会理解，导电柱970可以例如被部分地嵌入模塑980中。

图9e一般地解说了处于第五制造阶段的封装900。具体而言，已经移除导电柱970的一部分和/或模塑980的一部分以暴露导电柱970的至少一部分。导电柱970的暴露部分可以构成阵列焊盘，并且导电柱970可以将阵列焊盘耦合至wlp触点920。可以使用任何合适的方法执行移除，例如，背面研磨。如图9e中描绘的，可以执行该移除使得导电柱970和模塑980的外表面位于单个平面中。

图9f一般地解说了处于可任选的第六制造阶段的封装900。具体而言，焊料990已被添加到导电柱970的外表面。取决于被包括在导电柱970中的材料的类型，焊料990可以促成将封装900安装到pcb。例如，如果导电柱970包括经镀敷的铜，则焊料990可促成将封装900安装到pcb。然而，作为另一示例，如果导电柱970包括经镀敷的焊料，则可以省略焊料990。

图10是示出其中可有利地采用本公开的诸方面的示例性无线通信系统1000的框图。出于解说目的，图10示出了三个远程单元1020、1030和1050以及两个基站1040。将认识到，无线通信系统可具有远多于此的远程单元和基站。如以下所公开的，远程单元1020、1030和1050包括ic器件1025、1035和1055。将认识到，包含ic的任何设备也可包括具有所公开的特征的半导体组件和/或由本文所公开的过程制造的组件，包括基站、交换设备以及网络装备。图10示出了从基站1040到远程单元1020、1030和1050的前向链路信号1080，以及从远程单元1020、1030和1050到基站1040的反向链路信号1070。

在图10中，远程单元1020被示为移动电话，远程单元1030被示为便携式计算机，而远程单元1050被示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是诸如机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(iot)设备、膝上型计算机、服务器、以及机动车辆中的设备等的设备。尽管图10解说了根据本公开的教导的远程单元，但本公开并不限于这些所解说的示例性单元。如下文所描述的，在包括半导体组件的任何设备中可以合适地采用本公开。

图11是解说如本文中公开的用于半导体部件的电路、布局以及设计的设计工作站的框图。设计工作站1100可包括硬盘，该硬盘包含操作系统软件、支持文件、以及设计软件(诸如cadence或orcad)。该设计工作站1100还包括显示器以促成可包括电路和半导体管芯的半导体部件1110的设计。提供存储介质1104以用于有形地存储半导体部件1110。半导体部件1110可以文件格式(诸如gdsii或gerber)存储在存储介质604上。存储介质1104可以是cd-rom、dvd、硬盘、闪存、或者其他合适的设备。此外，设计工作站1100包括用于从存储介质1104接受输入或者将输出写到存储介质1104的驱动装置1103。

图12一般地解说了具有常规bga布置的集成电路封装1200。图13一般地解说了具有(根据本公开的各方面的)lga布置的集成电路封装1300。集成电路封装1200可以在某些方面类似于图1-2中描绘的晶片级封装100、200，而集成电路封装1300可以在某些方面类似于图3-4中描绘的封装300、400。

集成电路封装1200和集成电路封装1300可以是一些类似的组件。例如，集成电路封装1200可以具有封装1210和印刷电路板1220。集成电路封装1300可以具有类似于封装1210的封装1310和类似于印刷电路板1220的印刷电路板1320。封装1210、1310和印刷电路板1220、1320可各自具有基本上“平坦”的形状。具有平坦形状的组件可以具有大大超过组件高度的组件长度和组件宽度，例如，组件长度和组件宽度可以是组件高度的十倍、一百倍或一千倍。

集成电路封装1200包括多个焊球1230，其类似于图1-2中描绘的焊球170、270。在封装1210被安装到印刷电路板1220之后，集成电路封装1200的总体高度可取决于封装1210的高度、印刷电路板1220的高度、和焊球1230的高度。图12描绘了焊球高度1231。

相比之下，集成电路封装1300包括多个导电柱1330，其类似于图3-4中描绘的导电柱370、470。相应地，集成电路封装1300的总体高度可取决于封装1310的高度、印刷电路板1320的高度、和导电柱1330的高度。图13描绘了导电柱高度1331。

从图12-13中可以理解，包括导电柱高度1331的集成电路封装1300的总体高度可以远小于包括焊球高度1231的集成电路封装1200的总体高度。集成电路封装1300的另一个优点是可以选择导电柱高度1331的灵活性。例如，在一些实现中，封装1310可以包括与隔离区域或隔离区相关联的组件。该组件可以与电场和/或磁场(例如，电感器)相关联，该组件必须与印刷电路板1320移位隔离距离。如可从图13理解的，可以选择导电柱370的导电柱高度1331，使得该组件与印刷电路板1320移位至少该隔离距离。相应地，随着该组件的位置或特性改变(如在电路设计期间可能发生的)，可以灵活地选择导电柱高度1331，使得观察到隔离距离但导电柱高度1331(以及集成电路封装1300的总体高度)反而被最小化。

存储介质1104上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。在存储介质1104上提供数据通过减少用于设计电路和半导体管芯的工艺的数目促成了半导体部件1110的设计。

以上描述可能参照分立的元件或属性，诸如电容器、电容性、电阻器、电阻性、电感器、电感性、导体、导电性以及类似的。然而，将领会本文中公开的各方面不限于特定元件，并且各种各样的组件、元件或者组件或元件的部分可以被用来达成一个或多个分立元件或属性的功能性。例如，电容性组件或电容性元件可以是分立的器件并可以由被介电材料分隔的导电迹线的特定布置来形成，或者是其组合。类似地，电感性组件或电感性元件可以是分立的器件或者可以由导电迹线和材料(例如，无芯线圈、磁性的、顺磁性的等)的特定布置来形成，或者是其组合。类似地，电阻性组件或电阻性元件可以是分立的器件或者可以由半导体材料、绝缘材料、调节导电迹线的长度和/或横截面积来形成，或者是其组合。此外，导电迹线和材料的特定布置可以提供一个或多个电阻性、电容性或电感性功能。相应地，将领会，本文中公开的各组件或元件并不限于特定方面和/或详细布置，这些方面和/或布置是仅作为解说性示例而提供的。

尽管前面的公开示出了本公开的解说性方面，但是应当注意，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的本发明的范围。根据本文所描述的本公开的各方面的方法权利要求中的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本公开的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。