相变存储器的制作方法

本申请要求2017年4月18日提交的法国专利申请第1753345号的优先权，其全部内容在法律许可的最大范围内通过引用合并于此。

本申请涉及电子电路，并且更具体地涉及相变存储器或pcm。

背景技术

相变材料在热效应的作用下可以在结晶相与非晶相之间转换。由于无定形材料的电阻显著大于结晶材料的电阻，因此可以确定由所测量的电阻所区分的相变材料的两个可记忆状态(例如，0和1)。

技术实现要素：

在一个实施例中，一种相变存储器包括l形电阻元件，其中电阻元件的第一部分在相变材料层与导电过孔的上端部之间延伸，并且电阻元件的第二部分至少部分地位于导电过孔的上端部上，导电过孔的上部被不可能与电阻元件反应的绝缘体围绕。

根据一个实施例，绝缘体是氮化硅。

根据一个实施例，相变材料是包括锗、锑和碲的合金。

根据一个实施例，导电过孔具有小于35nm的直径。

根据一个实施例，电阻元件由氮化钛制成。

在一个实施例中，一种用于制造相变存储器的方法包括：在第二绝缘体上沉积第一绝缘体的第一层；形成穿过第一绝缘体的层和第二绝缘体层的导电过孔；沉积第一绝缘体的第二层；在第一绝缘体的第二层中形成腔体，腔体从一个过孔延伸到另一过孔并且至少部分地使每个过孔的上端部露出；沉积电阻材料层，其中第一绝缘体不可能与电阻材料反应；在腔体的侧面上在第一绝缘体中形成第一间隔物；蚀刻未被第一间隔物保护的电阻材料；在腔体的侧面上在第一绝缘体中形成第二间隔物；填充第二绝缘体腔体；并且沉积相变材料层。

根据一个实施例，第一绝缘体是氮化硅。

根据一个实施例，第二绝缘体是氧化硅。

根据一个实施例，第一绝缘体的第一层的厚度在10和30nm之间。

根据一个实施例，电阻材料层的厚度在3和6nm之间。

根据一个实施例，电阻材料是氮化钛。

附图说明

这些以及其他特征和优点将关于附图在下面的特定实施例的非限制性描述中详细公开，在附图中：

图1是两个相变存储器元件的截面图；

图2是相变存储器的元件的局部截面图；

图3是相变存储器的实施例的元件的局部截面图；以及

图4a至4f是用于制造相变存储器元件的方法的实施例的步骤。

具体实施方式

相同的元件在不同的附图中通过相同的附图标记来表示，并且另外，各图不是按比例绘制的。为了清楚起见，仅对理解所描述的实施例有用的元件进行了呈现并且详细给出。特别地，不同的蚀刻掩模既没有被描述也没有被呈现。

在下面的描述中，当提到诸如“上”、“竖直”、“水平”、“左”或“右”等术语时，它指的是图的方向。术语“竖直”应当理解为在10度以内。除非另外指明，否则表述“基本上”是指在10％以内，优选地在5％以内。

图1是两个相变存储器元件的截面图。选择器晶体管1形成在绝缘体上硅(soi)衬底结构之中和之上。soi结构包括其中形成有漏极/源极区域的硅薄层2。薄层2通过绝缘体层6(例如，氧化硅；box-掩埋氧化物)与衬底4(例如，由硅制成)分离。每个选择器晶体管1的栅极例如包括高介电常数材料层8、金属材料层10和覆盖有金属硅化物层14的多晶硅层12。漏极/源极区域覆盖有金属硅化物层16。晶体管1和层16覆盖有氮化硅层18和氧化硅层20。

两个导电过孔21穿过氧化硅层20和氮化硅层18。每个过孔21到达覆盖漏极/源极区域的硅化物层16。每个过孔21包覆有导电保护层22(例如，由ti/tin制成)并且包括导电芯24(例如，由钨制成)。

氧化硅层20和导电过孔21覆盖有氮化硅层26，其中蚀刻有腔体27。腔体27从一个导电过孔21延伸到相邻的导电过孔，并且至少部分地使两个相邻的导电过孔21的上端部露出。l形电阻元件28形成在这个腔体的侧面上。每个l形电阻元件28的一个基本上竖直的部分(或腿部)沿着氮化硅层26延伸，并且l形电阻元件的另一水平部分(或腿部)在导电过孔21的上端部之上延伸。除了它们的上端部之外，电阻元件28覆盖有间隔物30(例如，由氮化硅制成)。腔体的其余部分填充有绝缘体31(例如，氧化硅)。

目前描述的整个结构覆盖有相变材料层32(例如，包括锗、锑和碲的合金)。层32与每个电阻元件28的上端部接触。层32覆盖有导电材料层34、绝缘体层36(例如，氮化硅)和绝缘体层38(例如，氧化硅)。

过孔42穿过绝缘体层36和38以与导电材料层34接触。过孔42包覆有导电保护层22(例如，由ti/tin制成)并且包括导电芯(例如，由钨制成)。

当向相变存储器元件进行写入时，电流在过孔21与导电层34之间向过孔42被发送。选择这个电流的强度以便充分地提高电阻元件28的温度，以使得与电阻元件28的上端部接触的相变材料层32的区域43从弱电阻结晶相转换为高电阻非晶相。例如，假定结晶相对应于值0，而非晶相对应于值1。

当从相变存储器进行读取时，具有足够低的强度以便不会导致相位变化的电流在过孔21和42之间被发送，以便测量它们之间的电阻并且从而确定存储在存储器中的是值0还是1。

电阻元件28的位置由用于界定腔体27的蚀刻的掩模的位置确定。这个掩模必须与先前使用的特别是用于限定过孔21的掩模对准，但是可能发生对准误差，对准误差的值可以在例如高达20nm的范围内。对于例如直径等于150nm的过孔21，这样的误差不会造成问题。然而，在过孔21的直径小于35nm(例如，在25和35nm之间)的情况下，可以获得诸如图2所示的情况。

图2示出了发生了掩模对准误差的情况。这个对准误差引起两个电阻元件相对于过孔21向右或向左的移位，这将在这里由附图标记28-1和28-2表示。

电阻元件28-1在另一过孔21的方向上向右移位。因此，电阻元件28-1的水平部分部分地在过孔21之上延伸，并且包括延伸超过过孔的外围边缘并且部分地在氧化硅层20之上并且与氧化硅层20接触的部分。

电阻元件28-2也向右移位。因此，电阻元件28-2的水平和竖直部分相遇的区域位于氧化硅层20中。

这两个电阻元件因此与氧化硅接触，这可能导致元件28-1和28-2的氧化以及其短期或长期电阻的变化。这种氧化可能导致元件28-1和28-2的电阻率增加，这例如可能不再能够达到相变并因此在存储器中进行存储所需要的温度。

在掩模完全对准的情况下也可能出现这个问题。实际上，电阻元件28-1和28-2的水平部分的形状是矩形的，并且导电过孔21的形状例如是圆形的。因此，减小过孔21的直径可以导致电阻元件在角落处超出限定界限。例如，对于直径小于35nm(例如，在25和35nm之间)的过孔和水平部分的尺寸为25nm×50nm的电阻元件，电阻元件28-1和28-2会溢出到氧化硅20上，而不管掩模是否对准。

在关于图2所描述的情况下，电阻元件28-1和28-2在相同方向上移位。然而，电阻元件可以在相反的方向上移位，一个向左，另一个向右。

将期望提供其电阻元件被防止氧化的相变存储器。

图3部分地示出了相变存储器的一个实施例。所表示的部分类似于图2中呈现的部分。此外，绝缘区域45围绕每个过孔21的上端部并且位于氧化硅层20上方。形成区域45的绝缘体是在低于1000℃的温度的情况下不可能与电阻元件28-1和28-2反应的绝缘体，特别是不可能引起电阻元件28的材料的氧化的绝缘体。形成区域45的绝缘体例如是不包括氧的电介质材料(例如，氮化硅)。区域45足够宽，使得不管电阻元件28-1和28-2是否相对于过孔21的超出限定界限，电阻元件都不与氧化硅层20接触。

举例来说，除了它们的下部与过孔21接触并且它们的上端部与相变材料接触之外，电阻元件28-1和28-2完全被氮化硅26、30和45围绕并且没有任何地方与可能与它们发生反应的材料(诸如可能氧化它们的氧化硅)接触。延伸出过孔21的外围边缘的电阻元件28的部分通过氮化物材料与氧化物材料隔绝。

图4a至4e是用于制造诸如图3所示的相变存储器的元件的方法的实施例的相继步骤的截面图。

在图4a所示的步骤中，已经执行了初始步骤。具体地，晶体管1已经形成在soi结构之中和之上，soi结构包括衬底4、氧化硅层6和硅薄层2。每个晶体管1的栅极包括高介电常数材料层8、金属材料层10和覆盖有金属硅化物层14的多晶硅层12。这些晶体管1的漏极/源极区域优选地覆盖有金属硅化物层16。初始步骤还包括形成氮化硅层18和具有覆盖上述结构的平坦上表面的氧化硅层20。

然后在初始结构的氧化硅层20上形成氮化硅层46。层46具有在10和30nm(例如，20nm)之间的厚度。这个层46的部分将对应于图3所示的区域45。

在图4b所示的步骤中，已经形成了导电过孔21，导电过孔21穿过氮化物层46、氧化硅层20和氮化硅层18，以便与覆盖漏极/源极区域的硅化物层16接触。每个过孔21包覆有导电保护层22(例如，由ti/tin制成)并且包括导电芯24(例如，由钨制成)。

在图4c所示的步骤中，在上述结构上形成氮化硅层26和氧化硅层52。

在图4d中示出其结果的步骤中，在氮化硅层26和氧化硅层52中挖出了腔体53。蚀刻方法导致氮化硅层46和过孔21的局部蚀刻。示出了腔体53的蚀刻掩模未被正确对准的情况。因此，电阻元件28将类似于图3所呈现的那些。

在上述结构上沉积电阻材料层(例如，由氮化钛制成并且厚度在3和6nm之间)。在腔体53的侧面上形成间隔物54(例如，由氮化硅制成)。蚀刻未被间隔物54保护的电阻材料，从而形成l形电阻元件28。与蚀刻界限相对应的每个电阻元件28的竖直部分和水平部分的端部不被间隔物54覆盖。

在图2的示例中在过孔21的一侧或另一侧溢出并且与氧化硅接触的电阻元件的部分在这里与氮化硅层46接触。因此，电阻元件28不会被氧化，并且因此不会经历由氧化引起的任何电阻变化(氧化将会中断存储器元件的操作)。

在图4e中示出其结果的步骤中，在间隔物54上形成了附加的间隔物58(例如，由氮化硅制成)，以覆盖水平部分的端部。在这个步骤的过程中，已经去除了氧化硅层52以及电阻元件28的上部。

在图4f所示的步骤中，沉积氧化硅层以填充腔体53，通过化学机械抛光或cmp将这个层的上表面去除，以使其变得平坦并且使电阻元件28的竖直部分的端部露出。在上述结构上沉积相变材料层32(例如，包括锗、锑和碲的合金)。因此，层32与电阻元件28的端部接触。

然后，用导电材料层34、绝缘层36(例如，氮化硅)和绝缘层38(例如，氧化硅)覆盖相变材料层32。

穿过绝缘体层36和38形成过孔42，以便与导电材料层34接触。过孔42包覆有导电保护层22(例如，由ti/tin制成)，并且包括导电芯(例如，由钨制成)。

如关于图1所描述的那样，从存储器元件进行读取和向存储器元件进行写入。

这个实施例的一个优点是，它仅向通常的方法增加了几个步骤，并且特别是没有附加的掩蔽步骤。

已经描述了特定实施例。各种变化和修改对于本领域技术人员而言将是显而易见的。特别地，选择器晶体管不限于所描述的晶体管类型。另外，不同的材料可以用等同的材料代替，特别地，氮化硅层46可以用不可能与电阻元件28反应的任何其他绝缘体代替。