MRAM的制作方法与流程

本申请涉及半导体工艺领域，具体而言，涉及一种mram的制作方法。

背景技术

stt-mram是一种潜在的、革命性的通用存储技术，可直接利用自旋极化电流驱动纳米磁体磁矩反转，完成信息写入。它集成了dram的高存储密度、sram的快速读写能力、flash的非易失性和低功耗以及高稳定性等优越性能，此外，它具有无限次使用的优势；与传统mram相比，有着更好的扩展性、更低的写信息电流，特别是它与先进的半导体工艺兼容。

stt-mram器件性能优异的同时，也对半导体工艺制程提出了更为严苛的挑战，尤其对器件中每层薄膜粗糙度的要求更高，对化学机械抛光工艺(chemicalmechanicalplanarization,cmp)提出了更大的挑战。

stt-mram的核心工作单元是由“磁参考层/绝缘势垒层/磁自由层”三明治结构组成的磁隧道结(mtj)。

另外，在mtj器件6'制备完成之后，需要在相邻两个mtj器件6'之间沉积介电层7'来实现相邻mtj器件之间的电绝缘。目前，主要是采用teos利用pecvd/lpcvd制备出介电层7'，但由于所制备的介电层7'为共形覆盖，介电层7'在覆盖间隙的同时，在mtj器件6'上形成一定厚度的介电层，进而形成图1所示的具有台阶形状的介电层7'。

为了使mtj器件与其上的顶电极互联，需除去mtj器件之上的介电层，并将抛光终点精确控制在mtj单元(如其顶层材料ta)之上，而目前市场上并没有合适的高选择比的sio2:ta研磨液，对于后道的化学机械抛光而言，准确停在ta上及控制好整个晶圆表面均一性具有极大的挑战。

技术实现要素：

本申请的主要目的在于提供一种mram的制作方法，以解决现有技术中的介电层的设置方式带来的难以准确去除mtj之上的介电层的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种mram的制作方法，该制作方法包括：在衬底的表面上间隔设置多个预存储单元，各上述预存储单元包括一个mtj器件；采用旋涂法在上述多个预存储单元的远离上述衬底的表面上设置介电材料，上述介电材料覆盖各上述mtj器件并充满相邻两个上述mtj器件之间的间隙；对上述介电材料进行硬化，形成介电层。

进一步地，在形成上述预存储单元之后，在设置上述介电材料之前，上述制作方法还包括：在上述预存储单元的远离上述衬底的表面上沉积预介电层，上述预介电层覆盖各上述mtj器件并覆盖各上述间隙，上述介电材料设置在上述预介电层的远离上述mtj器件的表面上。

进一步地，上述预介电层为硅氧化合物层。

进一步地，上述预介电层的厚度在10～20nm之间。

进一步地，各上述间隙的深度与宽度的比小于或等于15:1。

进一步地，上述介电材料包括低k介电材料。

进一步地，采用上述旋涂法设置的上述介电材料的厚度在20～200nm之间。

进一步地，对上述介电材料进行硬化的过程包括：对上述介电材料进行一次加热，上述一次加热的温度在150～300℃之间，上述一次加热的时间在30～60min之间；对上述介电材料进行二次加热，上述二次加热的温度在300～400℃之间，上述二次加热的时间在30～60min之间。

进一步地，在形成上述介电层之后，上述制作方法还包括：步骤a1，刻蚀去除各上述mtj器件的远离上述衬底的表面上的以及各上述间隙上方的部分上述介电层，使得各上述mtj器件的裸露表面与其两侧剩余的上述介电层的裸露表面在同一个平面上；步骤a2，在上述mtj器件的裸露表面与剩余的上述介电层的裸露表面上设置顶电极金属，形成顶电极层；步骤a3，去除剩余的上述介电层表面上的上述顶电极金属，在各上述mtj器件的远离上述衬底的表面上形成顶电极。

进一步地，在形成上述介电层之后，上述制作方法还包括：步骤b1，刻蚀去除位于各上述mtj器件的远离上述衬底的表面上的部分上述介电层，在上述介电层中形成第二通孔，上述第二通孔一一对应地设置在上述mtj器件的远离上述衬底的表面上；步骤b2，在各上述第二通孔中设置顶电极金属，形成顶电极。

进一步地，上述步骤b1还包括：刻蚀去除位于各上述mtj器件的两侧壁上的部分上述介电层，形成上述第二通孔，上述第二通孔在上述mtj器件两侧的深度为h1，上述第二通孔在上述mtj器件的远离上述衬底的表面上的深度为h2，h1>h2。

进一步地，设置上述预存储单元的过程包括：在上述衬底的表面上间隔设置多个连接金属层；在上述多个连接金属层的远离上述衬底的表面上设置隔离层；在位于各上述连接金属层上的上述隔离层中开设第一通孔，且上述第一通孔与上述连接金属层一一对应；在各上述第一通孔中设置底电极金属，形成底电极，且上述底电极的远离上述衬底的表面与上述隔离层的远离上述衬底的表面在同一平面上；在各上述底电极的远离上述连接金属层的表面上设置一个上述mtj器件，进而形成间隔设置的上述多个预存储单元。

进一步地，上述连接金属层为铜层，在设置上述隔离层的步骤与设置上述铜层的步骤之间，设置上述预存储单元的过程还包括：在上述铜层的远离上述衬底的表面上设置铜阻挡层，上述隔离层设置在上述铜阻挡层的远离上述铜层的表面上，上述第一通孔开设在各上述连接金属层上的上述铜阻挡层以及上述隔离层中。

进一步地，上述mram为stt-mram，上述mtj器件为p-mtj器件。

应用本申请的技术方案，旋涂(spin-on-deposition，sod)法是一种将由溶剂及介电质混合而成的液态介电质，通过旋涂的方式直接涂布在基底表面的方法。液态介电质主要有硅酸盐类、硅氧烷旋涂玻璃、c掺杂的氧化物(如sioc)与h掺杂的氧化物。本申请中采用旋涂法在预存储单元的表面上设置介电材料，由于用于旋涂的液态介电材料的反流特性好，其在填充间隙的同时不会在mtj的表面上形成较高的台阶，进而使得形成的介电层的表面平整度好，后续可以直接采用刻蚀法去除mtj上多余的介电材料，避免了利用化学机械抛光处理mtj上介电材料带来的不能准确停在mtj之上及控制好整个晶圆表面均一性很难控制的问题。且由于用于旋涂的液态介电材料的反流特性较好且具有一定的粘度而使得形成的介电层具有均匀平直性和高耐破裂性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中的一种mram的制作过程中的局部结构示意图；

图2示出了本申请的一种实施例提供的在衬底上设置了预存储单元后的结构示意图；

图3示出了在图2的预存储单表面上设置介电层后的结构示意图；

图4示出了本申请的另一种实施例中在图2的预存储单表面上依次设置预介电层与介电层后的结构示意图；

图5示出了去除图3中的部分介电层形成第二通孔后的结构示意图；

图6示出了在图5的第一通孔中设置顶电极后的结构示意图；

图7示出了本申请的又一种实施例中的去除mtj表面上以及间隔表面上的介电材料后的结构示意图；

图8示出了在图7的mtj表面上以及间隔表面上设置顶电极层后的结构示意图；

图9示出了去除图8中介电层表面上的顶电极金属后的结构示意图；

图10示出了本申请再一种实施例提供的在连接金属层的表面上依次设置铜阻挡层以及其他结构层后的结构示意图；以及

图11示出了本申请又一种实施例提供的mram的局部结构示意图。

其中，上述附图包括以下附图标记：

6'、mtj器件；7'、介电层；1、衬底；2、连接金属层；3、铜阻挡层；4、隔离层；5、底电极；6、mtj器件；7、介电层；8、顶电极；02、增强金属连接层；07、预介电层；08、顶电极层；70、第二通孔。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

正如背景技术所介绍的，现有技术中采用pecvd/lpcvd设置介电层，该种设置方式使得形成的介电层在mtj器件的上方会有较高的台阶状的凸起，对于后道的化学机械抛光而言，要达到整个介电层的平坦化及控制好整个晶圆表面均一性具有极大的挑战，为了解决如上的技术问题，本申请提出了一种mram的制作方法。

本申请的一种典型的实施方式中，提供了一种mram的制作方法，该制作方法包括：在衬底1的表面上间隔设置多个预存储单元，各上述预存储单元包括一个mtj器件6，形成图2所示的结构；采用旋涂法在上述多个预存储单元的远离上述衬底1的表面上设置介电材料，上述介电材料覆盖各上述mtj器件6并充满相邻两个上述mtj器件6之间的间隙；对上述介电材料进行硬化，形成介电层7，进而形成图3所示的结构。

旋涂(spin-on-deposition，sod)法是一种将由溶剂及介电质混合而成的液态介电质，通过旋涂的方式直接涂布在基底表面的方法。液态介电质主要有硅酸盐类、硅氧烷旋涂玻璃、c掺杂的氧化物(如sioc)与h掺杂的氧化物。

本申请中采用旋涂法在预存储单元的表面上设置介电材料，由于用于旋涂的液态介电材料的反流特性好，其在填充间隙的同时不会在mtj的表面上形成较高的台阶，进而使得形成的介电层的表面平整度好，后续可以直接采用刻蚀法去除mtj上多余的介电材料，避免了利用化学机械抛光处理mtj上介电材料带来的不能准确停在mtj之上及控制好整个晶圆表面均一性很难控制的问题。且由于用于旋涂的液态介电材料的反流特性较好且具有一定的粘度而使得形成的介电层具有均匀平直性和高耐破裂性。

在旋涂的过程中，介电材料的旋涂厚度以实现mtj器件间的间隙的充满、mtj器件的表面覆盖且达到表面相对平坦为止，厚度可在20～200nm之间，这样能够进一步保证介电材料充满间隙、mtj器件的表面覆盖且达到表面相对平坦。具体的旋涂可以一步完成，也可以分多步多次旋涂完成。

但是上述的旋涂的介电材料的厚度并不限于20～200nm之间，本领域技术人员可以根据实际的情况旋涂一定厚度的介电材料。

硬化处理一般为高温处理，而介电材料在高温处理过程中可能出现收缩，这样就可能会导致形成的介质层不能完全覆盖mtj器件以及相邻两个mtj器件之间的间隙，为了避免这一情况的发生，进一步保证完全隔离相邻的两个mtj器件，本申请的一种实施例中，在形成上述预存储单元之后，在设置上述介电材料之前，上述制作方法还包括：在上述预存储单元的远离上述衬底1的表面上沉积预介电层07，上述预介电层07覆盖各上述mtj器件6并覆盖各上述间隙，上述介电材料设置在上述预介电层07的远离上述mtj器件6的表面上，形成图4所示的结构。

本申请的一种实施例中，上述预介电层07为硅氧化合物层，该材料在高温处理时不会发生收缩，进一步保证完全隔离相邻的两个mtj器件，并且，该硅氧化合物层其可以采用现有技术中的任何沉积法设置，比如采用pecvd或者lpcvd，其原料可以是teos或其他。本领域技术人员可以根据实际情况选择合适的原料以及合适的工艺方法设置该预介电层07。

并且，本申请的预介电层并不限于上述的硅氧化合物层，其可以是现有技术中的任何能起到隔离相邻的两个mtj器件的材料层。本领域技术人员可以根据实际情况选择合适的材料。

通常情况下，材料在侧壁的沉积速率比在底壁的慢，为了进一步保证上述预介电层能够完全覆盖两个mtj器件之间的间隙的底壁以及侧壁，本申请的一种实施例中，上述预介电层07的厚度在10～20nm之间。

上述预介电层的厚度并不限于上述的范围，本领域技术人员可以根据具体的情况，比如两个mtj之间的间距以及mtj器件的厚度等因素来设定的，是要满足其完全覆盖mtj器件以及间隙的底壁与侧壁即可。

本申请的一种实施例中，各上述间隙的深度与宽度的比小于或等于15:1。这样可以进一步保证液态的介电材料可以与间隙的底壁完全接触，进而进一步保证能够形成完全隔离相邻mtj的介电层。

本申请中的介电材料可以是现有技术中的任何介电材料，本领域技术人员可以根据实际情况选择合适的材料作为介电材料。

为了进减小mram的电阻，进而降低mram的能耗，且同时为了使得形成介电层所需的硬化温度较低，本申请的一种实施例中，上述介电材料包括低k介电材料，优选是介电常数位于2.0～3.5之间的材料。具体可以是有机倍半硅氧烷旋涂聚合物(anorganicsilsesquioxanespin-onpolymer)、有机倍半硅氧烷旋涂聚合物(inorganicsilsesquioxanespin-onpolymer)或掺杂c的氧化物或掺杂h的氧化物。

本申请的一种实施例中，在包括选自由氧气和/或水蒸汽的环境中对介电材料进行硬化，在包括氮气的气氛下进行上述硬化过程，以进一步保证硬化过程的更好进行。

为了使得介电材料更好地硬化，进而形成稳定性以及隔离性能较好的介电层，本申请的一种实施例中，对上述介电材料进行硬化的过程分为两步：第一步，对上述介电材料进行一次加热，上述一次加热的温度在150～300℃之间，上述一次加热的时间在30～60min之间；第二步，对上述介电材料进行二次加热，上述二次加热的温度在300～400℃之间，该温度可以使得介电材料完全硬化，且同时不影响mram的其他性能，上述二次加热的时间在30～60min之间。

为了进一步保证硬化过程的温度不影响mram的其他性能且同时能够使得介电材料完全硬化，本申请中的一种实施例中，上述二次加热的温度在350～395℃之间。

本申请的另一种实施例中，在形成上述介电层7之后，上述制作方法还包括去除部分介电层并形成顶电极的过程，具体的过程包括：步骤b1，刻蚀去除位于各上述mtj器件6的远离上述衬底1的表面上的部分上述介电层7，在上述介电层7中形成图5所示的多个第二通孔70，上述第二通孔70一一对应地设置在上述mtj器件6的远离上述衬底1的表面上；步骤b2，在各上述第二通孔70中设置顶电极金属，形成图6所示的顶电极8。

为了使得顶电极与mtj器件的电接触良好，本申请的一种优选实施例中，上述顶电极的关键尺寸(criticaldimension，cd)应大于等于mtj器件的关键尺寸，进而进一步保证顶电极应对mtj器件的远离衬底的表面的完全覆盖。

本申请的一种实施例中，上述步骤b1还包括：刻蚀去除位于各上述mtj器件6的两侧壁上的部分上述介电层7，形成上述第二通孔70，如图5所示，上述第二通孔70在上述mtj器件6两侧的深度为h1，上述第二通孔70在上述mtj器件6的远离上述衬底的表面上的深度为h2，h1>h2。这样可以进一步保证顶电极与mtj器件之间形成良好的电接触。具体去除的mtj器件侧壁上的介电层的高度应该根据实际情况而定。

本申请的再一种实施例中，在形成上述介电层7之后，上述制作方法还包括：步骤a1，刻蚀去除各上述mtj器件6的远离上述衬底1的表面上的以及各上述间隙上方的部分上述介电层7，使得各上述mtj器件6的裸露表面与其两侧剩余的上述介电层7的裸露表面在同一个平面上，如图7所示；步骤a2，在上述mtj器件6的裸露表面与剩余的上述介电层7的裸露表面上设置顶电极金属，形成图8所示的顶电极层08；步骤a3，去除剩余的上述介电层7表面上的顶电极金属，在各上述mtj器件6的远离上述衬底1的表面上形成图9所示的顶电极8，该去除金属的过程可以通过光刻以及刻蚀完成。

同样地，为了进一步保证顶电极与mtj器件形成良好的电接触，本申请的一种优选实施例中，上述顶电极的关键尺寸(criticaldimension，cd)大于或等于mtj器件的关键尺寸，

需要说明的是，没有特殊说明的情况下，本申请中的“刻蚀”可以是现有技术中的干法刻蚀以及湿法刻蚀，本领域技术人员可以根据具体的情况选择合适的刻蚀方法。

另外，本申请中的设置电极层或者电极的方法可以采用现有技术中的任何设置金属层的方法，例如可以采用溅射法。本领域技术人员可以根据实际情况选择合适的设置方法设置金属。

本申请的又一种实施例中，设置上述预存储单元的过程包括：在上述衬底1的表面上间隔设置多个连接金属层2；在上述多个连接金属层2的远离上述衬底1的表面上设置隔离层4；在位于各上述连接金属层2上的上述隔离层4中开设第一通孔，且上述第一通孔与上述连接金属层2一一对应；在各上述第一通孔中设置底电极金属，形成底电极5，且上述底电极5的远离上述衬底1的表面与上述隔离层4的远离上述衬底1的表面在同一平面上，具体的过程包括设置底电极以及后续的平坦化工艺；在各上述底电极5的远离上述连接金属层2的表面上设置一个mtj器件6，进而形成间隔设置的上述多个预存储单元，如图2至图9所示，各预存储单元包括一一对应的连接金属层2、隔离层4、底电极5与mtj器件6。

为了进一步保证底电极与mtj器件形成良好的电接触，本申请的一种优选的实施例中，上述底电极5的关键尺寸(criticaldimension，cd)大于或等于mtj器件6的关键尺寸。

上述连接金属层的材料选自cu、au、ag、al或tan等金属，本领域技术人员可以根据实际情况选择合适的材料形成连接金属层。本申请的一种实施例中，上述连接金属层2为铜层。

由于金属铜较容易扩散至隔离层中，进而使得隔离层的隔离效果较差，甚至出现漏电的问题，且铜与隔离层的粘结性能较差，为了进一步提高隔离层的隔离效果以及器件的稳定性，本申请的一种实施例中，当上述连接金属层2为铜层时，在设置上述隔离层4的步骤与设置上述铜层的步骤之间，上述设置上述预存储单元的过程还包括：在上述铜层的远离上述衬底1的表面上设置铜阻挡层3，并且，此时，第一通孔不仅开设在隔离层，还开设在铜阻挡层，形成图10所示的结构。上述隔离层4设置在上述铜阻挡层3的远离上述铜层的表面上，具体的设置方式可以是沉积等。

上述的铜阻挡层可以是现有技术中的任何铜阻挡层材料形成的，比如tanx或ta，本领域技术人员可以根据实际情况选择合适的材料形成铜阻挡层。该层具体可以通过pvd、cvd或ald等方法沉积，优选ald或者sip(self-ionizedpvd)方式来沉积。

本申请中的顶电极与底电极可以是现有技术中常用的导电材料形成的，比如铜、ta或tan等，优选电阻率低的导电材料，例如tan或ta。

本申请中的底电极与连接金属层之间可以根据工艺制程需要设置第三通孔，并在第三通孔中填充cu等导电金属，形成如图11所示的增强金属连接层02，以进一步保证底电极5与连接金属层2之间具有良好的电接触。在此情况下，底电极的形成方法可参考上述的顶电极的形成方法。

本申请中的衬底包含基底以及在在基底上的前道工艺所有必要的结构以及器件，例如包括cmos等。

本申请中所描述的制备过程中包含实际工艺制程中所涉及的光刻等过程，但在本专利中的示意图中未显示。

本申请中的mtj器件可以是现有技术中的任意一种mtj器件，mtj器件主要由参考层/绝缘势垒层/自由层构成，同时包含其他多层多种可实现特定功能的磁性或非磁性薄膜。本领域技术人员可以根据实际情况选择合适结构的mtj器件。

本申请中的mram的制作方法适用于现有技术中的任何一种mram，本申请中的一种实施例中，上述mram为stt-mram(spintransfertorquemagneticrandomaccessmemory，简称自旋转移力矩磁性随机存储器)，stt-mram与传统的mram不同，其利用电流的自旋转移力矩效应(stt)对mram进行写入操作，写入效率更高。

为了进一步提高stt-mram的耐高温性能，进而进一步保证在上述介电材料的硬化过程不会对器件的其他性能造成影响，本申请的一种实施例中，上述mtj器件为p-mtj(垂直磁化mtj)器件。

为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的方案。

实施例

stt-mram的制作过程包括：

制备出包括基底以及基底上的经过前道工艺制备出的结构的衬底1。

在衬底1上采用大马士革工艺沉积铜金属层，且多个铜层远离衬底的表面在同一个平面上，形成图10中的多个连接金属层2。

在各连接金属层2层的远离衬底1的表面上沉积tan，形成铜阻挡层3。

在铜阻挡层3上采用teos利用pecvd形成sio2层，即隔离层4。

采用光刻以及刻蚀的方法在铜阻挡层3以及隔离层4中开设第一通孔；并在第一通孔中填充金属tan，形成底电极5，利用化学机械抛光对结构表面平坦化，使上述底电极5的远离上述衬底1的表面与上述隔离层4的远离上述衬底1的表面在同一平面上。

在各底电极5的表面上设置mtj器件6，相邻两个mtj器件6之间的间隙的深度与宽度的比等于5:1，在mtj器件的远离底电极的表面上采用pecvd法沉积sio2，形成覆盖mtj以及间隙的预介电层07，预介电层07的厚度为15nm。

采用旋涂法在预介电层07旋涂sioc，使得该介电材料覆盖预介电层07的表面并充满间隙；对上述介电材料进行一次加热，上述一次加热的温度为200℃，上述一次加热的时间为40min；对上述介电材料进行二次加热，上述二次加热的温度为350℃，上述二次加热的时间在时间为40min，形成介电层7。

刻蚀去除各上述mtj器件6的远离上述衬底1的表面上的以及各上述间隙上方的上述介电材料，使得各上述mtj器件6的裸露表面与其两侧剩余的上述介电层7的裸露表面在同一个平面上；在上述mtj器件6的裸露表面与剩余的上述介电层7的裸露表面上沉积ta，形成顶电极层08；通过光刻以及刻蚀工艺去除剩余的上述介电层7表面上的顶电极金属，在各上述mtj器件6的远离上述衬底1的表面上形成顶电极8，至此形成图10所示的结构。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

本申请中采用旋涂法在预存储单元的表面上设置介电材料，由于用于旋涂的液态介电材料的反流特性好，其在填充间隙的同时不会在mtj的表面上形成较高的台阶，进而使得形成的介电层的表面平整度好，后续可以直接采用刻蚀法去除mtj上多余的介电材料，避免了利用化学机械抛光处理mtj上介电材料带来的不能准确停在mtj之上、研磨时间长以及粗糙度大的问题。且由于用于旋涂的液态介电材料的反流特性较好且具有一定的粘度而使得形成的介电层具有均匀平直性和高耐破裂性。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。