本发明涉及一种沟槽mosfet组件及其制造方法，具体地，涉及一种具有可调变起始电压的mosfet组件及其制造方法。
背景技术：
在trenchmosfet(沟槽金属氧化物半导体场效应晶体管)的组件设计上一般是通过调整n型漂移区和p阱区的浓度和深度来获得组件的耐压，通过降低通道长度(channellength)来达到降低组件的导通电阻的目的(channellength)，在这个前提下必须相对提高p阱区的浓度来避免空乏区过度延伸造成崩溃电压下降的问题；另外为了降低连接层电阻以及增加组件抗雪崩电流的能力，人们需要对p阱区和连接层之间做p型的重离子植入。
以上两种方式都会增加mosfet(金氧半场效晶体管)的阀值电压，由于组件结构的关系，人们只能针对通道表面做浓度的调整。
技术实现要素：
针对现有技术中的缺陷，本发明的目的是提供一种具有可调变起始电压的mosfet组件及其制造方法，其可以调整闸极沟槽的表面参杂浓度，在不改变p陷区浓度的前提下调整组件的起始电压，解决了传统沟槽式mosfet为了组件耐压需要提高p阱区浓度造成起始电压升高的问题。
根据本发明的一个方面，提供一种具有可调变起始电压的槽沟mosfet组件，其特征在于，包括保护层、金属层、连接层、p型离子层、ild电介层、n型源极区、多晶闸区、闸极氧化层、轻参杂p型区、p阱区、n型碳化硅外延区、n型漏极区，n型漏极区位于n型碳化硅外延区的底端，轻参杂p型区和p阱区都位于n型碳化硅外延区的顶端，p型离子层和n型源极区都位于p阱区的上方，n型源极区和p阱区都位于轻参杂p型区的侧面，闸极氧化层位于轻参杂p型区内，多晶闸区位于闸极氧化层内，n型源极区、多晶闸区、闸极氧化层、轻参杂p型区都位于ild电介层的下方，连接层位于ild电介层的外侧，连接层和ild电介层都位于金属层的底端，金属层位于保护层的底端。
优选地，所述金属层为alsicu金属层。
本发明还提供一种具有可调变起始电压的mosfet组件的制造方法，其特征在于，其包括以下步骤：
步骤一，在n型硅基板或在n型碳化硅基板上进行p阱区离子植入及高温回火，形成p阱区；
步骤二，闸极沟槽曝光显影及蚀刻；
步骤三，在蚀刻及光阻去除后沉积薄层重参杂n型硅或涂布n型扩散剂，形成轻参杂p型区；
步骤四，对轻参杂p型区进行高温扩散处理及清洗；
步骤五，闸极氧化物成长与闸区晶硅沉积，形成闸极氧化层；
步骤六，多晶硅回蚀刻，形成多晶闸区；
步骤七，源极曝光显影及n型重参杂离子植入，形成n型源极区；
步骤八，介电物质沉积及连接层都进行曝光显影和蚀刻，分别形成ild介电层和连接层；
步骤九，连接层植入p型离子，形成p型离子层；
步骤十，金属物质沉积、曝光显影及蚀刻，形成金属层；
步骤十一，保护物质沉积、曝光显影及蚀刻，形成保护层。
优选地，所述n型硅或涂布n型扩散剂的浓度都小于p型参杂离子的浓度。
与现有技术相比，本发明具有如下的有益效果：本发明可以调整闸极沟槽的表面参杂浓度，在不改变p陷区浓度的前提下调整组件的起始电压，解决了传统沟槽式mosfet为了组件耐压需要提高p阱区浓度造成起始电压升高的问题。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明具有可调变起始电压的mosfet组件的结构示意图。
图2为本发明步骤二中组件的结构示意图。
图3为本发明步骤四中组件的结构示意图。
图4为本发明步骤七中组件的结构示意图。
图5为本发明步骤十一中组件的结构示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。
如图1所示，本发明具有可调变起始电压的mosfet组件包括保护层1、金属层2、连接层3、p型离子层4、ild(注入型激光二级管)电介层5、n型源极区6、多晶闸区7、闸极氧化层8、轻参杂p型区9、p阱区10、n型碳化硅外延区11、n型漏极区12，n型漏极区12位于n型碳化硅外延区11的底端，闸极氧化层8、轻参杂p型区9、p阱区10都位于n型碳化硅外延区11的顶端，p型离子层4和n型源极区6都位于p阱区10的上方，n型源极区6和p阱区10都位于轻参杂p型区9的侧面，轻参杂p型区9位于闸极氧化层8的外侧，多晶闸区7位于闸极氧化层8内，n型源极区6、多晶闸区7、闸极氧化层8、轻参杂p型区9都位于ild电介层5的下方，连接层3位于ild电介层5的外侧，连接层3和ild电介层5都位于金属层2的底端，金属层2位于保护层1的底端。
所述金属层为alsicu金属层，这样成本低廉，导电性好。
本发明具有可调变起始电压的mosfet组件的制造方法包括以下步骤：
步骤一，在n型硅基板或在n型碳化硅基板上进行p阱区离子植入及高温回火，形成p阱区；
步骤二，闸极沟槽13曝光显影及蚀刻；
如图2所示，n型漏极区12位于n型碳化硅外延区11的底端，p阱区10和闸极沟槽13都位于n型碳化硅外延区11的顶端，p阱区10位于闸极沟槽13的外侧，对闸极沟槽13曝光显影及蚀刻；
步骤三，在蚀刻及光阻去除后沉积薄层重参杂n型硅或涂布n型扩散剂，形成轻参杂p型区；
步骤四，对轻参杂p型区进行高温扩散处理及清洗；
如图3所示，n型漏极区12位于n型碳化硅外延区11的底端，轻参杂p型区9、p阱区10、闸极沟槽13都位于n型碳化硅外延区11的顶端，p阱区10位于轻参杂p型区9的外侧，轻参杂p型区9位于闸极沟槽13的外侧，对轻参杂p型区9进行高温扩散处理及清洗；
步骤五，闸极氧化物成长与闸区晶硅沉积，形成闸极氧化层；
步骤六，多晶硅回蚀刻，形成多晶闸区；
步骤七，源极曝光显影及n型重参杂离子植入，形成n型源极区；
如图4所示，n型漏极区12位于n型碳化硅外延区11的底端，闸极氧化层8、轻参杂p型区9、p阱区10都位于n型碳化硅外延区11的顶端，p阱区10位于轻参杂p型区9的侧面，轻参杂p型区9位于闸极氧化层8的外侧，多晶闸区7位于闸极氧化层8内，源极曝光显影及n型重参杂离子植入，形成n型源极区；
步骤八，介电物质沉积及连接层都进行曝光显影和蚀刻，分别形成ild介电层和连接层；
步骤九，连接层植入p型离子，形成p型离子层；
步骤十，金属物质沉积曝光显影及蚀刻，形成金属层；
步骤十一，保护物质沉积、曝光显影及蚀刻，形成保护层；
如图5所示，金属物质在连接层3的上方和ild电介层5的上方沉积、曝光显影及蚀刻，形成金属层2；保护物质在金属层2的上方沉积、曝光显影及蚀刻，形成保护层1。
所述n型硅或涂布n型扩散剂的浓度都小于p型参杂离子的浓度，这样能够形成轻参杂p型区。
本发明通过调整闸极沟槽的表面参杂浓度，在不改变p陷区浓度的前提下调整组件的起始电压，解决了传统沟槽式mosfet为了组件耐压需要提高p阱区浓度造成起始电压升高的问题。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。