本发明属于半导体器件技术领域，具体地说是一种npn型耐压双极晶体管，可用于制作功率器件、数字逻辑电路器件或电力电子器件等。
背景技术：
双极晶体管包括基区、发射区和集电区，当给偏置在放大区的晶体管的基区注入少量电流时，在发射区和集电区之间会将基区电流放大，这就是晶体管的放大效应。随着脉冲功率技术的发展以及微电子工艺技术的提高，高频功率晶体管器件被广泛应用于通信系统，然而现实条件中，借助各种脉冲功率发生器件产生的各种频率下的高功率微波使得当前的电磁环境逐渐恶化，各种通讯系统的电磁应用环境越来越严苛。半导体器件大部分属于微功耗、微型结构器件，在外界电应力的作用下很容易导致其可靠性下降，甚至完全失效，电磁脉冲emp是产生外界过电应力的主要原因之一，对器件的破坏性极大。近些年，半导体器件的集成度大幅提高、几何尺寸进一步缩小，使其越来越容易受到emp的影响而造成损伤，emp对半导体器件的破坏机理也已成为本领域的研究热点之一。emp是一种突发的、宽带电磁辐射的高强度脉冲，其高功率、短脉冲、强电流等特点使之与电子系统作用发生强烈的非线性电磁响应，此外emp的热效应还会对目标加热，导致电子系统内部包含的各种电子器件温度升高，从而引起器件损伤或功能失效。因此，在微波功率晶体管器件的应用设计中，要求既能够提供较高的输出功率和增益，同时又具备较强的抗击短时高电压脉冲的能力。
目前在实际应用中解决电路内部emp效应的方案主要是给电路输入端并接两个钳位pn结，将高压大电流的emp信号传导至电源端从而避免晶体管损伤，但这种方法只是通过外围电路来抗击emp，晶体管的耐压值并没有提高；或针对电路主要受到emp攻击的部位进行重点防护，例如专利cn103346085b《一种提高双极型晶体管bvcbo的生产工艺》中提出的通过将晶体管进行沟槽场氧化隔离提高bvcbo；对于晶体管输出端易受到emp攻击的电路，采用针对输出端的集电结进行重点防护设计的晶体管。然而，在emp环境下电磁脉冲信号可通过电路的任意端口进入，并不是固定从电路的某一端口进入到电路内部，以注入或者耦合方式进入电路内部的emp信号依然可能造成晶体管的损伤。只针对特定输入输出端进行防护，并不能从整体上提高晶体管耐压特性。
技术实现要素：
本发明目的在于针对现有的双极晶体管在emp环境中抵抗能力弱、耐压值低的问题，提出一种耐压双极晶体管及其制作方法，通过增大pn结接触面积、降低发射结之上电流集边效应，进而提高集电结的耐压特性，从而达到在整体上提升晶体管可靠性的目的。
为实现上述目的，本发明提供一种耐压双极晶体管，包括衬底(1)，衬底上的外延层(3)，外延层中的重掺杂集电区(2)、基区(4)和sio2沟槽，基区中的发射区(5)，最上方覆盖的sio2层(6)及sio2层中的通孔；其特征在于：
重掺杂集电区(2)为圆筒状重掺杂区域，该区域将外延层(3)分为圆筒内外延层和圆筒外外延层两部分；
圆筒内外延层包含圆柱形基区(4)以及与发射区(5)结深相同的sio2沟槽；
sio2沟槽与重掺杂集电区(2)、基区(4)之间均间隔有外延层，其两两之间不接触；
基区(4)中包含圆环状的发射区(5)。
此外，本发明还提供一种耐压双极晶体管的制作方法，具体步骤如下：
1)选取单晶硅为初始材料，作为衬底；
2)在真空条件下，通过化学气相垫积在单晶硅衬底上生成n型低浓度掺杂的外延层，即为晶体管的集电区；
3)通过热氧化工艺在外延层表面生长一层二氧化硅，然后旋涂光刻胶，利用光刻机进行曝光，做出重掺杂区域的圆筒状图形；通过离子注入将杂质选择性的掺杂到该圆筒状图形区域，形成器件的重掺杂集电区，再去除残余的二氧化硅和光刻胶；此时外延层被该重掺杂集电区分为圆筒内外延层和圆筒外外延层两部分；
4)通过热氧化工艺在外延层表面生长一层二氧化硅，然后旋涂光刻胶，利用光刻机进行曝光，做出沟槽图案，利用干法刻蚀技术刻蚀掉二氧化硅和外延层，形成一个与发射区结深相同的sio2沟槽，再去除残余的二氧化硅和光刻胶；
5)通过离子注入工艺，在圆筒内外延层中注入硼离子，形成圆形基区；
6)通过离子注入工艺，在基区中注入磷离子，形成圆环状发射区；
7)在步骤6)完成后的器件最上方垫积一层二氧化硅，然后光刻形成重掺杂集电区、基区和发射区的接触孔，最后经金属布线工艺形成电极。
从上面描述的本发明耐压晶体管的制作方法可以看出，通过离子注入工艺在轻掺杂外延层中分别形成了圆环状发射区、圆柱形基区和圆筒状重掺杂集电区，其中基区与重掺杂集电区之间隔有一层轻掺杂外延层区域，这层高阻轻掺杂区可以在强脉冲由集电极注入的过程中分担较高的压降，从而体提高晶体管的耐压特性。
与现有技术相比，本发明具有如下优点：
第一，由于本发明对发射区采用环形结构，通过这种环形发射区增大be结面积，从而克服了现有技术中be结电流密度较大的问题，有效提高了be结的击穿电压值。
第二，由于本发明在bc结靠近集电极的位置制作sio2沟槽，此处sio2的插入解决了bc结的电流集边效应问题，从而提高了bc结之间的击穿电压值；
附图说明
图1是本发明器件生产工艺中与步骤e)对应的晶体管结构示意图，其中(a)为俯视图、(b)为剖面图；
图2是本发明器件的剖面结构示意图；
图3是本发明器件的制作工艺流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及具体实施例对本发明做进一步描述。
参照图1、图2和图3，本发明器件包括衬底1、重掺杂集电区2、外延层3、基区4、发射区5、sio2层6、sio2沟槽和通孔。其中衬底1为最下层，采用单晶硅；重掺杂集电区2为圆筒状，位于外延层3中；外延层3在衬底上，采用n型低浓度掺杂；基区4位于被重掺杂集电区2包围的外延层3之中；发射区5位于基区4中，呈圆环状，且其内径距离等于其外缘到外延层内缘的距离；sio2沟槽为嵌入在外延层3中的sio2层；sio2层6为最后覆盖在器件上方的氧化层；通孔分别为两个基极接触孔、两个发射极接触孔和一个重掺杂集电极接触孔。
参照图3，本发明提供的耐压双极晶体管制作步骤具体如下：
实施例1：
步骤1：选择衬底。
首先选择一种轻掺杂的p型硅为初始材料，用作衬底；
步骤2：生长外延层。
在真空条件下通过化学气相垫积在硅衬底1的顶部生成n型掺杂的低浓度外延层3，掺杂浓度量级为8e15cm-3，掺杂元素为砷，厚度为2um～10um。此外延层作为晶体管的集电区；
步骤3：制作重掺杂集电区。
通过热氧化工艺在外延层表面生长一层二氧化硅，然后旋涂光刻胶，利用光刻机进行曝光，做出重掺杂区域的圆筒状图形，即图1a)中所示的区域2，刻蚀出需要离子注入的重掺杂集电区，通过离子注入将杂质砷选择性的掺杂到预定区域，形成器件的重掺杂集电区，重掺杂集电区的厚度为0.2个μm；此处的掺杂元素和外延层中的杂质元素相同且比外延层的掺杂浓度高出一个数量级，便于与金属电极形成良好的欧姆接触；去除残余的二氧化硅和光刻胶。
此时外延层被该重掺杂集电区分为圆筒内外延层和圆筒外外延层两部分。
步骤4：制作沟槽。
通过热氧化工艺在外延层表面生长一层薄的二氧化硅，然后旋涂光刻胶，利用光刻机进行曝光，做出需要进行沟槽氧化的图形，利用干法刻蚀技术刻蚀掉二氧化硅和外延层，从而形成一个与发射区结深相同的sio2沟槽，即图2中区域3内部的sio2区域，该沟槽可抑制集电区与基区之间横向击穿；去除残余的二氧化硅和光刻胶。
圆筒状重掺杂集电区、sio2沟槽以及基区两两之间并不接触，均间隔有低浓度的集电区，即被n型掺杂的低浓度外延层隔开。
步骤5：制作基区。
通过离子注入工艺，在圆筒状重掺杂集电区域包围的轻掺杂外延层中注入硼元素，形成圆形基区4，其掺杂浓度为5e16cm-3；圆形基区与圆筒状重掺杂集电区之间隔开的轻掺杂外延层厚度为0.3～0.4um，可有效降低基区与集电区之间的电容；该轻掺杂外延层纵向的圆筒高度与横向的圆筒底面直径长度一致。
步骤6：制作发射区。
通过离子注入工艺，在基区中注入磷元素，形成圆环状发射区，即区域5，其掺杂浓度为3e18cm-3；该圆环状发射区内径距离等于圆环状发射区外缘到外延层内缘的距离。
步骤7：制作电极。
最后在步骤6完成的器件上表面垫积一层二氧化硅，进行适当的热过程杂质激活工艺后，利用光刻及刻蚀法形成基极、发射极和集电极的接触孔，如图3(g)；这里形成的接触孔，即通孔，总共有5个，分别为两个基极接触孔、两个发射极接触孔和一个重掺杂集电极接触孔，其所处位置如下：
基极接触孔：一个位于正中间基区的上方，另一个位于靠近sio2沟槽的基区上方位置；
重掺杂集电极接触孔：位于靠近sio2沟槽的重掺杂集电区上方位置；此处集电极接触孔的位置具体开在最靠近sio2沟槽的重掺杂集电区上方，直通到表面顶端，构成通孔；再经过硅化物工艺处理从而降低电极的接触电阻；
发射极接触孔：一个位于靠近sio2沟槽的发射区上方，另一个位于远离sio2沟槽的发射区上方位置。
最后，经金属布线工艺形成电极；靠近sio2沟槽的基极b与重掺杂集电极c构成的bc结之间存在的沟槽氧化层，其作用是降低bc结之间的电流集边效应。
金属布线工艺形成各电极的金属连接线条后，运用钝化层工艺进行表面钝化处理，从而保护晶体管的表面不受不良环境因素的影响。
实施例2：
步骤1：选择衬底。
首先选择一种轻掺杂的p型硅为初始材料，用作衬底；
步骤2：生长外延层。
在真空条件下通过化学气相垫积在硅衬底1的顶部生成n型掺杂的低浓度外延层3，掺杂浓度量级为8e15cm-3，掺杂元素为磷，厚度为2um～10um。此外延层作为晶体管的集电区。
步骤3-7同实施例1。
实施例3：
步骤1-3同实施例1或2；
步骤4：制作沟槽。
通过热氧化工艺在外延层表面生长一层薄的二氧化硅，然后旋涂光刻胶，利用光刻机进行曝光，做出需要进行沟槽氧化的图形，利用干法刻蚀技术刻蚀掉二氧化硅和外延层，从而形成两个左右对称的sio2沟槽，分别为第一sio2沟槽和第二sio2沟槽，其深度均与发射区结深相同；这两个沟槽可抑制集电区与基区之间横向击穿；去除残余的二氧化硅和光刻胶。
圆筒状重掺杂集电区、sio2沟槽以及基区两两之间并不接触，均间隔有低浓度的集电区，即被n型掺杂的低浓度外延层隔开。
步骤5、6同实施例1或2；
步骤7：制作电极。
最后在步骤6完成的器件上表面垫积一层二氧化硅，进行适当的热过程杂质激活工艺后，利用光刻及刻蚀法形成基极、发射极和集电极的接触孔；这里形成的接触孔，即通孔，总共有7个，分别为三个基极接触孔、两个发射极接触孔和两个重掺杂集电极接触孔，其所处位置如下：
基极接触孔：第一个位于正中间基区的上方，另外两个分别位于靠近第一sio2沟槽和靠近第二sio2沟槽的基区上方位置；
重掺杂集电极接触孔：一个位于靠近第一sio2沟槽的重掺杂集电区上方位置，另一个位于靠近第二sio2沟槽的重掺杂集电区上方位置；此处的集电极接触孔经过硅化物工艺处理，可有效降低电极的接触电阻；
发射极接触孔：一个位于靠近第一sio2沟槽的发射区上方，另一个位于靠近第二sio2沟槽的发射区上方位置。
最后，经金属布线工艺形成电极；基极b与重掺杂集电极c构成的bc结之间存在的沟槽氧化层，其作用是降低bc结之间的电流集边效应。
金属布线工艺形成各电极的金属连接线条后，运用钝化层工艺进行表面钝化处理，从而保护晶体管的表面不受不良环境因素的影响。
实施例4：
具体步骤同实施例1、2或3，本实施例在其结构基础上进一步增大sio2沟槽氧化层的面积。
增加bc结之间插入沟槽氧化层结构的数目，依然可以取得实施例1、2或3中结构达到的效果，并可以提高该结构阶梯管的增益；能够降低发射结之上的电流集边效应，进而提高集电结的耐压特性，实现在整体上提升晶体管可靠性的目的。但是随着bc结之间沟槽氧化层面积的增大，bc结之间的结电容会进一步增大。
本发明未详细说明部分属于本领域技术人员公知常识。
以上描述仅是本发明的几个具体实例，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。