本发明涉及半导体材料技术领域，具体涉及一种基于纳米压印图形化itomesh的led芯片制备工艺。
背景技术：
gan作为第三代半导体材料用其制备的半导体发光led器件具有环保、节能等特性，已成为高新技术领域的发展热点。2014年日本科学家中村修二等在高亮度蓝光led技术领域获得诺贝尔物理学奖，足见科学界对蓝光led技术的重视。这与近年来蓝光led发光效率逐步的提升是分不开的。itomesh图形化可以减少由于ito折射率低于gan的折射率引起的全反射效应，从而提高led芯片的发光效率。目前流行的itomesh工艺做法是利用光刻&湿法腐蚀制备微米级的孔洞。但湿法工艺最大的缺点是ito孔洞易过蚀刻，尤其是纳米级的孔洞更不容易控制。itolayer作为透明导电层(如图1所示)，一旦孔洞过大会导致电流扩散效果不好，从而引起led芯片正向电压vf升高，发光强度iv的降低。由于其孔洞尺寸较小，检验不容易发现，流到后道制程进行cow(chiponwafer)测试时就会出现正向电压vf良率偏低异常，从而导致整个晶片需要返工。返工不仅会导致led芯片制作成本升高，而且会有损伤pn结的风险，稍有操作不当会导致整个晶片报废。
技术实现要素：
基于背景技术存在的技术问题，本发明提出了一种基于纳米压印图形化itomesh的led芯片制备工艺，避免了itomesh孔洞尺寸不易控制的缺陷。
本发明提出的一种基于纳米压印图形化itomesh的led芯片制备工艺，所述工艺包括图形化itomesh的制备，所述图形化itomesh的制备方法如下述步骤：利用纳米压印技术制作出纳米级的mesh图形，打掉底胶，露出gan，溅射ito，去除压印胶，得到图形化itomesh。
优选地，采用氧等离子体打掉底胶。
优选地，所述gan为p型gan。
优选地，所述溅射的环境温度为常温；由于一般的e-beamito蒸镀技术多采用在300℃左右条件下进行，压印胶在此条件下会炭化，所以本工艺不适用于此条件。
优选地，所述溅射的ito厚度为40-80nm。
优选地，所述溅射的直流功率为600-700w。
优选地，所述溅射的直流功率为625w。
优选地，所述溅射的ito厚度为60nm。
与现有技术相比，本发明的有益效果是：本发明提出的纳米压印和常温溅射ito工艺省去了湿法蚀刻步骤，可以解决itomesh孔洞尺寸不易控制的问题。由于具有纳米级mesh图形的ito透明导电层理论上比微米级的电流扩散效率更高，所以该方法不仅能提升led芯片的发光强度，而且省去了湿法蚀刻所用的药水，此外还可以减少相应的清洗台设备用量，降低了led芯片生产成本。
附图说明
图1为本发明itolayer的示意图。
图2为本发明试验例中有无图形化itomeshled芯片的亮度对比图。
图3为本发明试验例中有无图形化itomeshled芯片的正向电压对比图。
图4为本发明试验例中有无图形化itomeshled芯片的亮度随电流变化的对比图。
具体实施方式
下面，通过具体实施例对本发明的技术方案进行详细说明。
实施例1
一种基于纳米压印图形化itomesh的led芯片制备工艺，所述工艺包括图形化itomesh的制备，所述图形化itomesh的制备方法如下述步骤：利用纳米压印技术制作出纳米级的mesh图形，打掉底胶，露出gan，溅射ito，去除压印胶，得到80nm左右，尺寸大小均匀的图形化itomesh。
实施例2
一种基于纳米压印图形化itomesh的led芯片制备工艺，所述工艺包括图形化itomesh的制备，所述图形化itomesh的制备方法如下述步骤：利用纳米压印技术制作出纳米级的mesh图形，打掉底胶，露出gan，溅射ito，去除压印胶，得到80nm左右，尺寸大小均匀的图形化itomesh；
其中，采用氧等离子体打掉底胶。
实施例3
一种基于纳米压印图形化itomesh的led芯片制备工艺，所述工艺包括图形化itomesh的制备，所述图形化itomesh的制备方法如下述步骤：利用纳米压印技术制作出纳米级的mesh图形，打掉底胶，露出gan，溅射ito，去除压印胶，得到80nm左右，尺寸大小均匀的图形化itomesh；
其中，采用氧等离子体打掉底胶；
所述gan为p型gan；
所述溅射的环境温度为常温；
所述溅射的ito厚度为40nm；
所述溅射的直流功率为700w。
实施例4
一种基于纳米压印图形化itomesh的led芯片制备工艺，所述工艺包括图形化itomesh的制备，所述图形化itomesh的制备方法如下述步骤：利用纳米压印技术制作出纳米级的mesh图形，打掉底胶，露出gan，溅射ito，去除压印胶，得到80nm左右，尺寸大小均匀的图形化itomesh；
其中，采用氧等离子体打掉底胶；
所述gan为p型gan；
所述溅射的环境温度为常温；
所述溅射的ito厚度为80nm；
所述溅射的直流功率为600w。
实施例5
一种基于纳米压印图形化itomesh的led芯片制备工艺，所述工艺包括图形化itomesh的制备，所述图形化itomesh的制备方法如下述步骤：利用纳米压印技术制作出纳米级的mesh图形，打掉底胶，露出gan，溅射ito，去除压印胶，得到80nm左右，尺寸大小均匀的图形化itomesh；
其中，采用氧等离子体打掉底胶；
所述gan为p型gan；
所述溅射的环境温度为常温；
所述溅射的ito厚度为60nm；
所述溅射的直流功率为625w。
试验例1
以10*26mil版型作为实验对象，选取同炉同圈led芯片16片，其中8片含有利用实施例5的方法制得的图形化itomesh，另外8片为不含图形化itomesh的led芯片；对所述16片led芯片进行性能测试，ledwafecow测试条件为if＝120ma，测试结果如图2-4所示。
由图2可以看出，有图形化itomesh的led芯片亮度明显高于不含图形化itomesh的led芯片的亮度，亮度提升2％左右。
由图3可以看出，有图形化itomesh的芯片正向电压几乎与不含图形化itomesh的芯片水平相当。
由图4可以看出，有图形化itomesh的芯片亮度随着电流的增加，亮度提升越明显，也就是说该工艺可以应用到中功率以及大功率led芯片的制作。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。