本发明涉及半导体器件领域，具体涉及一种功率半导体器件。
背景技术：
在电力电子装置中，一个功率半导体芯片由功能划分为：有源区、终端区和栅极区三部分。有源区又称为元胞区，为芯片的功能区域，主要影响芯片的电流相关参数，如导通电压，阈值电压参数；终端区位于芯片的边缘区域，主要影响芯片的耐压参数；栅极区包括栅电极和栅汇流条，为芯片的栅极控制区域，影响器件的开关特性。
目前的功率半导体芯片通常是由大量元胞并联形成，每个元胞的栅经汇流条连接至芯片的栅电极，如图1所示，其中R1为芯片栅电极的寄生电阻。虽然元胞间栅电极是并联起来的，但是由于栅材料本身具有一定的寄生电阻，每个元胞至栅电极的距离不同导致元胞间的信号传递不同步，会造成元胞开关动态的不一致，进而使得芯片在动态过程中，个别元胞在某一时刻承受过大电流或电压而损坏，致使整个芯片损坏。
技术实现要素：
本发明所要解决的技术问题是提高大功率电力电子芯片内部元胞间开关动态一致性。
为解决上述技术问题，本发明提供了一种功率半导体器件，包括功率半导体芯片，所述功率半导体芯片包括栅极区和元胞区，所述元胞区内并联设置多个元胞，所述元胞包括元胞栅焊盘、元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元，所述栅极区内设置有栅电极和栅汇流条，每个元胞的所述元胞栅焊盘依次连接所述栅汇流条。
可选地，所述第一电阻单元的电阻阻值等于或大于所述栅汇流条的寄生电阻。
可选地，所述第一电阻单元包括至少一个电阻。
可选地，所述电阻包括多个串联的电阻或多个并联的电阻。
可选地，所述功率半导体芯片为至少一个。
可选地，所述功率半导体芯片包括多个串联的功率半导体芯片和/或多个并联的功率半导体芯片。
可选地，所述功率半导体芯片的所述栅电极和所述栅汇流条之间串联有第二电阻单元。
可选地，所述第二电阻单元包括多个串联的电阻或多个并联的电阻。
可选地，所述元胞栅电阻图形包括不规则图形。
可选地，所述功率半导体芯片包括垂直型半导体器件。
本发明的功率半导体器件在每个元胞的元胞栅与该元胞的元胞栅焊盘之间引入元胞栅电阻，提高芯片内元胞之间的动态一致性，改善芯片内的均流特性。选择所述元胞栅电阻阻值大于所述汇流条寄生电阻阻值，能够进一步降低汇流条寄生电阻的影响，较好地提高芯片元胞之间动态一致性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中功率半导体芯片内多元胞并联的等效电路图；
图2为本发明实施例功率半导体芯片内一个元胞的版图顶视图；
图3为本发明实施例功率半导体芯片内一个元胞的版图顶视图；
图4为本发明实施例功率半导体芯片内一个元胞的版图顶视图；
图5为本发明实施例功率半导体芯片内一个元胞的版图顶视图；
图6为本发明实施例一功率半导体芯片内多元胞并联的等效电路图；
图7为本发明实施例二功率半导体器件内多芯片并联的等效电路图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
实施例1提供一种功率半导体器件，该功率半导体器件包括垂直型半导体器件，如：IGBT、硅基二极管、氮化镓二极管、碳化硅二极管、晶闸管、MOSFET等。
该功率半导体器件包括功率半导体芯片，该功率半导体芯片包括栅极区、元胞区和终端区。其中该栅极区内设置有栅电极和栅汇流条，每个元胞的所述元胞栅焊盘依次连接所述栅汇流条，该元胞区内并联设置多个元胞，每个元胞包括元胞栅焊盘、元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元。
由于栅材料本身具有一定的寄生电阻，每个元胞至栅电极的距离不同导致元胞间的信号传递不同步，会造成元胞开关动态的不一致，进而使得芯片在动态过程中，个别元胞在某一时刻承受过大电流或电压而损坏，致使整个芯片损坏。本实施例的功率半导体器件通过在元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元能够使得栅寄生电阻对各元胞开关状态的影响程度降低，甚至可以忽略该栅寄生电阻的影响。
其中第一电阻单元的电阻阻值可以根据实际需要进行选择，但是从均流各元胞的角度来说，选择的原则是尽可能地降低栅汇流条寄生电阻对各元胞开关速度的影响，因此，可以选择将该第一电阻单元的电阻阻值设置为等于或大于所述栅汇流条的寄生电阻。该第一电阻单元的电阻值越大，栅汇流条寄生电阻影响越小；但第一电阻单元的电阻阻值也不能无限增大，在大多数装置应用场合中，栅电阻会降低开关速度，导致装置损耗增加，因此，第一电阻单元的电阻阻值在实际应用中可以根据实际芯片的设计需要调整电阻的大小。
附图2至附图5示意出了该实施例对应的元胞区的版图设计结构，元胞栅焊盘1与元胞栅2之间设置有第一电阻单元3，该第一电阻单元的图形可以是一个等效电阻，如附图2所示；该第一电阻单元的图形也可以是多个等效电阻，如附图3所示；或者该第一电阻单元的图形可以是不规则图形，如附图4和5所示。
附图6为本实施例功率半导体芯片内多元胞并联的等效电路图，其中R1为芯片栅电极的寄生电阻，R2为设置在元胞栅焊盘和元胞栅之间的第一电阻单元。该栅极区内设置有栅电极和栅汇流条，每个元胞的所述元胞栅焊盘依次连接所述栅汇流条。芯片的栅电极控制信号经过汇流条连接至每一个元胞栅焊盘，再经过该第一电阻单元缓冲传导到元胞栅上。通过设置该第一电阻单元，能够降低栅极寄生电阻造成的各元胞开关动作的不一致性，改善各元胞之间的均流。
具体地，可选地，所述第一电阻单元可以包括一个或多个电阻，所述电阻可以是串联连接，也可以是并联连接。
可选地，所述功率半导体器件中，功率半导体芯片可以为一个，也可以为多个串联或并联的芯片，或者部分并联、部分串联的结构。
该实施例将传统的大面积多晶栅结构图形化处理，在不增加工艺步骤和成本的前提下，利用图形结构在元胞栅与元胞栅焊盘之间引入了第一电阻单元，提高芯片内元胞之间的动态一致性，改善芯片内的均流特性。
实施例2
实施例2提供一种功率半导体器件，该实施例2的功率半导体器件与实施例1中的功率半导体器件相比，区别在于：该实施例2中功率半导体器件中功率半导体芯片的栅电极和栅汇流条之间还串联有第二电阻单元。其中该功率半导体器件可以包括至少一个功率半导体芯片，所述芯片可以是多个串联芯片，也可以是多个并联芯片，或者是部分串联芯片，和部分并联芯片。以图7为例，如图7所示，该功率半导体器件包括三个并联的功率半导体芯片，以IGBT芯片为例，每个IGBT芯片包括多个集成元胞。其中，每个IGBT芯片的栅电极和栅汇流条之间分别串联有电阻单元R3、R4、R5。
具体地，每个芯片的栅电极和栅汇流条之间串联的电阻单元可以为至少一个电阻，也可以包括多个串联的电阻或多个并联的电阻，通过串联该电阻单元，能够降低栅汇流条寄生电阻对各芯片的开关特性的影响，改善功率半导体器件中各芯片之间的均流，提高各芯片的开关一致性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。