半导体结构的切割方法及由此形成的结构与流程
本发明的实施例一般地涉及半导体技术领域，更具体地，涉及半导体结构的切割方法及由此形成的半导体结构。
背景技术：
随着半导体产业已经进入纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战已经导致诸如鳍式场效应晶体管(finfet)的三维设计的发展。finfet器件通常包括具有高纵横比的半导体鳍以及形成在其中的沟道和源极/漏极区。利用沟道的增大的表面积的优势在鳍结构上方并且沿着(例如，包裹)鳍结构的侧面形成栅极，以产生更快、更可靠和更易控制的半导体晶体管器件。在一些器件中，例如，finfet的源极/漏极区中采用硅锗(sige)、碳化硅(sic)和/或磷化硅(sip)的应变材料可用于增强载流子迁移率。
技术实现要素：
根据本发明的一方面，提供了一种半导体结构，包括：衬底，包括第一鳍、第二鳍和第一隔离区，所述第一鳍和所述第二鳍纵向平行延伸，所述第一隔离区设置在所述第一鳍和所述第二鳍之间；第一栅极结构，包括位于所述第一鳍上方的共形栅极电介质和位于所述共形栅极电介质上方的栅电极；第一绝缘填充结构，邻接所述第一栅极结构并且从所述第一栅极结构的上表面的层级至少垂直地延伸至所述第一隔离区的表面，所述共形栅极电介质的任何部分都不在所述第一绝缘填充结构和所述栅电极之间垂直延伸；第二绝缘填充结构，邻接所述第一绝缘填充结构和所述第二鳍的端部侧壁，所述第一绝缘填充结构横向地设置在所述第一栅极结构和所述第二绝缘填充结构之间；以及介电层，位于所述第一栅极结构、所述第一绝缘填充结构和所述第二绝缘填充结构上方。
根据本发明的另一方面，提供了一种用于半导体结构的切割方法，包括：形成在位于衬底上的鳍上方延伸的伪栅极结构；用替换栅极结构替换所述伪栅极结构；以及在用所述替换栅极结构替换所述伪栅极结构之后，切割所述鳍。
根据本发明的又一方面，提供了一种用于半导体结构的切割方法，包括：在衬底上形成第一鳍和第二鳍；形成在所述第一鳍和所述第二鳍上方延伸的第一伪栅极结构；在所述第一鳍和所述第二鳍上方形成介电层；在形成所述介电层之后，用第一替换栅极结构替换所述第一伪栅极结构；在所述第一鳍和所述第二鳍之间的横向区域中切割所述第一替换栅极结构，所述第一替换栅极结构的第一部分位于所述第一鳍上方，并且所述第一替换栅极结构的第二部分位于所述第二鳍上方；去除所述第一替换栅极结构的位于所述第一鳍上方的第一部分；以及在去除的所述第一替换栅极结构的第一部分的位置处切割所述第一鳍。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1、图2、图3a-图3b、图4a-图4d、图5a-图5c、图6a-图6c、图7a-图7c、图8a-图8c、图9a-图9c、图10a-图10c、图11a-图11c、图12a-图12c、图13a-图13c、图14a-图14c和图15a-图15c是根据一些实施例在形成包括一个或多个finfet的半导体器件的示例性工艺中处于中间阶段的各个中间结构的多个示图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
本文描述了切割半导体器件(诸如包括鳍式场效应晶体管(finfet))中的栅极结构和鳍的方法。通常，在已经形成并切割替换栅极结构之后实施鳍切割工艺。这可以在其他优点中增加用于一些工艺的工艺窗口，并且在一些应力工程应用中，避免释放或放松鳍中的应力。
在finfet的上下文中描述本文所述的示例性实施例。可以在其他工艺中和/或其他器件中使用本发明的一些方面的实施方式。描述了示例性方法和结构的一些变型。本领域的普通技术人员将容易地理解，可以作出预期在其他实施例的范围内的其他修改。尽管以特定的顺序描述方法实施例，但是各个其他的方法实施例可以以任何逻辑顺序实施，并且可以包括比本文所描述的更少或更多的步骤。
在所描述的实施例中的一些情况下，在处理期间，所示的结构可能发生例如高度的各种损失。可能没有在图中明确示出或在本文中没有明确描述这些损失，但是本领域普通技术人员将容易地理解这种损失如何发生。可能由于诸如化学机械抛光(cmp)的平坦化工艺、当例如发生损失的结构不是蚀刻的主要目标等时的蚀刻工艺和其他工艺的原因而发生这样的损失。
图1、图2、图3a-图3b、图4a-图4d、以及图5a-图5c至图15a-图15c是根据一些实施例的在形成包括一个或多个finfet的半导体器件的示例性工艺中的中间阶段期间的各个中间结构的各个示图。图1以截面图示出半导体衬底20与形成在其上方的应力半导体层22。半导体衬底20可以是或可以包括掺杂(例如，用p型或n型掺杂剂)或未掺杂的块状半导体衬底、绝缘体上半导体(soi)衬底等。通常，soi衬底包括形成在绝缘体层上的半导体材料层。例如，绝缘体层可以是埋氧(box)层、氧化硅层等。在通常为硅或玻璃衬底的衬底上设置绝缘体层。还可以使用诸如多层或梯度衬底的其他衬底。在一些实施例中，半导体衬底层的半导体材料可包括硅(si)；锗(ge)；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟的化合物半导体；包括sige、gaasp、alinas、algaas、gainas、gainp或gainasp的合金半导体；或它们的组合。
应力半导体层22可以具有压缩应力或拉伸应力。在一些实例中，由于在半导体衬底20上的异质外延生长的结果应力半导体层22产生应力。例如，异质外延生长通常包括外延生长具有自然晶格常数的生长材料，其中，该自然晶格常数不同于衬底材料的的晶格常数，其中，在表面处外延生长有生长材料。在衬底材料上伪多晶生长(pseudomorphicallygrowing)的生长材料会导致生长材料具有应力。如果生长材料的自然晶格常数大于衬底材料的晶格常数，则生长材料中的应力可以是压缩的，并且如果生长材料的自然晶格常数小于衬底材料的晶格常数，则生长材料中的应力可以是拉伸的。例如，松弛硅上伪多晶生长的sige可导致sige具有压缩应力，并且在松弛硅上伪多晶生长的sic可导致sic具有压缩应力。
在其他实例中，可以在牺牲衬底上异质外延生长应力半导体层22并将其转移到半导体衬底20。如上所述，可以在牺牲衬底上伪多晶生长应力半导体层22。然后，可以使用适当的技术将应力半导体层22接合(例如，使用晶圆接合)至半导体衬底20。然后可以通过诸如使用注氧隔离(simox)技术或其他去除技术从应力半导体层22去除牺牲衬底。然后可以诸如通过化学机械抛光(cmp)来抛光接合至半导体衬底20的应力半导体层22。通过像这样转移应力半导体层22，由于应力半导体层22的应力不依赖于半导体衬底20上的生长，所以在选择材料、应力、材料厚度等方面可以具有更大的灵活性。
应力半导体层22可以是或包括硅、硅锗(sixge1-x，其中x可以在约0和100之间)、碳化硅、纯锗或大致纯的锗、ⅲ-ⅴ化合物半导体、ⅱ-ⅵ化合物半导体等。例如，用于形成ⅲ-ⅴ族化合物半导体的材料包括inas、alas、gaas、inp、gan、ingaas、inalas、gasb、alsb、alp、gap等。此外，可以使用金属有机化学汽相沉积(mocvd)、分子束外延(mbe)、液相外延(lpe)、汽相外延(vpe)、选择性外延生长(seg)等或它们的组合在半导体衬底20或牺牲衬底上外延生长应力半导体层22。
图2以截面图的方式示出在应力半导体层22和/或半导体衬底20中形成鳍24。在一些实例中，在形成鳍24中使用掩模(例如，硬掩模)。例如，将一个或多个掩模层沉积在应力半导体层22上方，然后将一个或多个掩模层图案化成掩模。在一些实例中，一个或多个掩模层可以包括或是氮化硅、氮氧化硅、碳化硅、碳氮化硅等或它们的组合，并且可以通过化学汽相沉积(cvd)、物理汽相沉积(pvd)、原子层沉积(ald)或其他沉积技术来沉积该一个或多个掩模层。可以使用光刻来图案化一个或多个掩模层。例如，可以诸如通过使用旋涂在一个或多个掩模层上形成光刻胶，并且通过使用适当的光掩模将光刻胶暴露于光对其进行图案化。然后，根据所使用的是正性光刻胶还是负性光刻胶来去除光刻胶的曝光部分或未曝光部分。然后可以诸如通过使用形成掩模的合适的蚀刻工艺将光刻胶的图案转移至一个或多个掩模层。蚀刻工艺可以包括反应离子蚀刻(rie)、中性束蚀刻(nbe)、电感耦合等离子体(icp)蚀刻等或它们的组合。蚀刻可以是各向异性的。后续地，例如，在灰化或湿剥离工艺中去除光刻胶。
使用掩模，可以蚀刻应力半导体层22和/或半导体衬底20，使得在相邻的一对鳍24之间形成沟槽，并且使得鳍24从半导体衬底20突出。蚀刻工艺可以包括rie、nbe、icp蚀刻等，或它们的组合。蚀刻可以是各向异性的。
尽管用于鳍24的应力工程的上下文的情况下(例如，鳍24包括应力半导体层22的相应部分)在本文中描述了实例，但是其他实例可以不实施这种应力工程。例如，鳍24可以在没有应力半导体层的情况下由块状半导体衬底(例如，半导体衬底20)形成。而且，在后续图中可以省略应力半导体层22；这是为了图的清楚。在这种应力半导体层实施为用于应力工程的一些实施例中，即使没有明确示出，也可以作为鳍24的部分存在应力半导体层22；并且在这种应力半导体层不实施为用于应力工程的一些实施例中，鳍24可以由半导体衬底20形成。
图3a和图3b分别以截面图和顶视图的方式示出在相应的沟槽中均形成有隔离区26。隔离区26可以包括或是诸如氧化物(诸如氧化硅)、氮化物等或它们的组合的绝缘材料，并且可以通过高密度等离子体cvd(hdp-cvd)、可流动cvd(fcvd)(例如，在远程等离子体系统中的基于cvd的材料沉积和后固化以使其转换成诸如氧化物的另一种材料)等或它们的组合来形成该绝缘材料。可以使用通过任何可接受的工艺所形成的其他绝缘材料。在所示的实施例中，隔离区26包括由fcvd工艺形成的氧化硅。诸如cmp的平坦化工艺可以去除任何多余的绝缘材料和任何剩余的掩模(例如，用于蚀刻沟槽并形成鳍24)以形成共面的绝缘材料的顶面和鳍24的顶面。然后可以凹进绝缘材料以形成隔离区26。凹进绝缘材料，从而使得鳍24从相邻的隔离区26之间突出，由此这可以至少部分地将鳍24描述为半导体衬底20上的有源区。可以使用诸如对绝缘材料的材料具有选择性的工艺的可接受的蚀刻工艺来凹进绝缘材料。例如，可使用采用
本领域的普通技术人员将容易地理解，相对于图1至图3a-图3b描述的工艺仅是可以如何形成鳍24的实例。在其他实施例中，可以在半导体衬底20的顶面上方形成介电层；可以通过介电层蚀刻沟槽；可以在沟槽中外延生长(例如，无应力工程)同质外延结构；并且可以凹进介电层，使得同质外延结构从介电层突出以形成鳍。仍在其他实施例中，异质外延结构可用于鳍。例如，可以凹进鳍24(例如，在平坦化隔离区26的绝缘材料之后，并且在凹进绝缘材料之前)，并且可以在其位置上外延生长与鳍不同的材料。在又一实施例中，可在半导体衬底20的顶面上方形成介电层；可穿过介电层蚀刻沟槽；可使用与半导体衬底20(例如，具有应力工程)不同的材料在沟槽中外延生长异质外延结构；并且可以凹进介电层，使得异质外延结构从介电层突出以形成鳍。在外延生长同质外延结构或异质外延结构的一些实施例中，可在生长期间原位掺杂生长材料，这可避免之前鳍的注入，但是可以同时使用原位掺杂和注入掺杂。此外，外延生长与p型器件的材料不同的n型器件的材料可能是有优势的。
图4a、图4b、图4c和图4d示出在鳍24上形成伪栅极堆叠件。图4a和图4b示出截面图；图4c示出顶视图；并且图4d示出三维视图。图4d示出截面a-a和b-b。图1、图2、图3a、图4a和下面以字符“a”结尾的附图示出在各种处理情况下的对应于截面a-a的截面图，并且图4b和下面以字符“b”结尾的附图示出在各种处理情况下的对应于截面b-b的截面图。在一些图中，可以省略其中示出的组件或部件的一些参考标号以避免模糊其他组件或部件；这是为了便于描述图。
伪栅极堆叠件位于鳍24上方并且垂直于鳍24横向延伸。每个伪栅极堆叠件包括一个或多个界面电介质28、伪栅极30和掩模32。可以通过顺序地形成各个层，并且然后将这些层图案化成伪栅极堆叠件来形成用于伪栅极堆叠件的一个或多个界面电介质28、伪栅极30和掩模32。例如，用于一个或多个界面电介质28的层可以包括或是氧化硅、氮化硅等或它们的多层，并且可以如图所示在鳍24上热生长和/或化学生长用于一个或多个界面电介质28的层、或诸如通过等离子体增强cvd(pecvd)、ald或另一沉积技术共形地沉积用于一个或多个界面电介质28的层。用于伪栅极30的层可以包括或是通过cvd、pvd或另一沉积技术沉积的硅(例如，多晶硅)或者另一种材料。用于掩模32的层可以包括或是通过cvd、pvd、ald或另一沉积技术沉积的氮化硅、氮氧化硅、碳氮化硅等或它们的组合。然后例如可以使用如上所述的光刻和一个或多个蚀刻工艺来图案化用于掩模32、伪栅极30和一个或多个界面电介质28的层以形成用于每个伪栅极堆叠件的掩模32、伪栅极30和一个或多个界面电介质28。
截面a-a沿着栅极堆叠件，其中，在后续的图和描述中通过该栅极堆叠件进行切割。截面b-b沿着鳍24(例如，沿着鳍24中的沟道方向)，在后续的图和描述中，通过该鳍24进行切割。截面a-a和截面b-b彼此垂直。
图5a、图5b和图5c示出形成栅极间隔件34。沿着伪栅极堆叠件的侧壁(例如，一个或多个界面电介质28、伪栅极30和掩模32的侧壁)并且在鳍24上方形成栅极间隔件34。额外地，如图所示，可以沿着鳍24的暴露的侧壁形成剩余的栅极间隔件34。例如，可以通过共形地沉积用于栅极间隔件34的一个或多个层并且各向异性地蚀刻一个或多个层来形成栅极间隔件34。用于栅极间隔件34的一个或多个层可以包括氮化硅、氮氧化硅、碳氮化硅等、它们的多层或它们的组合，并且蚀刻工艺可以包括rie、nbe或另一蚀刻工艺。
在鳍24中形成源极/漏极区35。在一些实例中，通过使用伪栅极堆叠件和栅极间隔件34作为掩模，将掺杂剂注入到鳍24中来形成源极/漏极区35。因此，可以通过在每个伪栅极堆叠件的相对侧上的注入来形成源极/漏极区35。在其他实例中，可以使用伪栅极堆叠件和栅极间隔件34作为掩模来凹进鳍24，并且可以在凹槽中外延生长外延源极/漏极区35。如图5b中的虚线所示，可以相对于鳍24升高外延源极/漏极区35。可以在外延生长期间通过原位掺杂和/或在外延生长之后通过注入来掺杂外延源极/漏极区35。因此，可以通过在每个伪栅极堆叠件的相对侧上的外延生长和可能的注入来形成源极/漏极区35。用于源极/漏极区35的示例性掺杂剂可以包括或是例如用于p型器件的硼和用于n型器件的磷或砷，但是可以使用其他掺杂剂。源极/漏极区35可具有在约1019cm-3至约1021cm-3的范围内的掺杂剂浓度。源极/漏极区35未在后续图中明确示出，以避免模糊这些图中所示的其他部件和组件；然而，本领域普通技术人员将容易地理解，这些图所示的结构中存在源极/漏极区35。
图6a、图6b和图6c示出形成一个或多个介电层36。例如，一个或多个介电层36可以包括蚀刻停止层(esl)和层间电介质(ild)。通常，蚀刻停止层可以在形成例如接触件或通孔时提供停止蚀刻工艺的机制。蚀刻停止层可以由具有与相邻的层(例如，层间电介质)不同的蚀刻选择性的介电材料形成。可以在鳍24、伪栅极堆叠件、栅极间隔件34和隔离区26上方共形地沉积蚀刻停止层。蚀刻停止层可以包括或是氮化硅、碳氮化硅、碳氧化硅、碳氮化物等或它们的组合，并且可以通过cvd、pecvd、ald或其他沉积技术来沉积该蚀刻停止层。层间电介质可以包括或是二氧化硅、诸如氮氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼磷硅酸盐玻璃(bpsg)、未掺杂的硅酸盐玻璃(usg)、氟硅酸盐玻璃(fsg)、有机硅酸盐玻璃(osg)、sioxcy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物或它们的组合物等的低k介电材料(例如，具有低于二氧化硅的介电常数的材料)或它们的组合。可以通过旋涂、cvd、fcvd、pecvd、pvd或其他沉积技术来沉积层间电介质。
一个或多个介电层36形成为具有与伪栅极30的顶面共面的顶面。可以实施诸如cmp的平坦化工艺以使一个或多个介电层36的顶面与伪栅极30的顶面齐平。cmp还可以去除位于伪栅极30上的掩模32(以及在一些情况下，栅极间隔件34的上部)。因此，通过一个或多个介电层36暴露伪栅极30的顶面。应当注意，由于平坦化工艺，伪栅极30可能会经历一些损失。
图7a、图7b和图7c示出去除伪栅极堆叠件。诸如通过一个或多个蚀刻工艺去除伪栅极30和一个或多个界面电介质28。可以通过对伪栅极30具有选择性的蚀刻工艺来去除伪栅极30，其中一个或多个界面电介质28用作蚀刻停止层，并且后续地，可以通过对一个或多个界面电介质28具有选择性的不同的蚀刻工艺去除一个或多个界面电介质28。蚀刻工艺可以是例如rie、nbe、湿蚀刻或另一蚀刻工艺。在去除伪栅极堆叠件的栅极间隔件34之间形成凹槽40，并且通过凹槽40暴露鳍24的沟道区。
图8a、图8b和图8c示出在凹槽40中形成替换栅极结构。替换栅极结构均包括共形层和栅电极44。共形层包括栅极介电层42和一个或多个阻挡层和/或功函数调整层43。
在凹槽40中(例如，在隔离区26的顶面、沿着沟道区的鳍24的侧壁和顶面以及栅极间隔件34的侧壁和顶面上)并且在一个或多个介电层36的顶面上共形地沉积栅极介电层42。栅极介电层42可以是或包括氧化硅、氮化硅、高k介电材料、它们的多层或其他介电材料。高k介电材料可以具有大于约7.0的k值，并且可以包括hf、al、zr、la、mg、ba、ti、pb或它们的组合的金属氧化物或金属硅酸盐。可以通过ald、pecvd、mbd或其他沉积技术来沉积栅极介电层42。
然后，可以在栅极介电层42上共形地沉积阻挡层和/或功函数调整层43。阻挡层和/或功函数调整层43可以包括或是钽、氮化钽、钛、氮化钛等或它们的组合，并且可以通过ald、pecvd、mbd或另一沉积技术来沉积。类似于该阻挡层和/或功函数调整层，可以顺序地沉积任何额外的阻挡层和/或功函数调整层。
在一个或多个阻挡层和/或功函数调整层43上方形成用于栅电极44的层。用于栅电极44的层可以填充去除了伪栅极堆叠件的剩余区域。用于栅电极44的层可以是或包括诸如co、ru、al、w、cu、它们的多层或它们的组合的含金属材料。可以通过ald、pecvd、mbd、pvd或另一沉积技术来沉积用于栅电极44的层。
去除用于栅电极44的层、一个或多个阻挡层和/或功函数调整层43、栅极介电层42的位于一个或多个介电层36的顶面之上的部分。例如，像cmp的平坦化工艺可以去除用于栅电极44的层、一个或多个阻挡层和/或功函数调整层43、和栅极介电层42的位于一个或多个介电层36的顶面之上的部分。因此可以形成如图8a-图8c所示的包括栅电极44、一个或多个阻挡层和/或功函数调整层43和栅极介电层42的替换栅极结构。应当注意，一个或多个介电层36可能由于平坦化而经历一些损失。
图9a、图9b和图9c示出切割替换栅极结构。替换栅极结构的切割形成垂直于替换栅极结构横向延伸并且截取替换栅极结构的栅极切割填充结构50。如下所示，在一些实例中，栅极切割填充结构50是绝缘材料，并且因此，在切割替换栅极结构之前完整的替换栅极结构的部分可以制成为由于栅极切割填充结构50而彼此电隔离的部分。
在一些实例中，使用掩模(例如，硬掩模)来切割替换栅极结构。例如，在替换栅极结构、栅极间隔件34和一个或多个介电层36上方沉积一个或多个掩模层，然后将一个或多个掩模层图案化成掩模。在一些实例中，一个或多个掩模层可以包括或是氮化硅、氮氧化硅、碳化硅、碳氮化硅等或它们的组合，并且可以通过cvd、pvd、ald或其他沉积技术来沉积该一个或多个掩模层。如前所述，可以使用光刻和蚀刻工艺来图案化一个或多个掩模层。掩模可以具有在与替换栅极结构横向垂直并相交的方向上延伸的开口。
使用掩模，可以蚀刻替换栅极结构、栅极间隔件34和一个或多个介电层36，使得形成切割替换栅极结构的沟槽。沟槽可以例如穿过栅电极44、一个或多个阻挡层和/或功函数调整层43和栅极介电层42延伸某一深度以到达或进入相应的隔离区26。蚀刻工艺可以包括rie、nbe、icp蚀刻等或它们的组合。蚀刻可以是各向异性的。在切割替换栅极结构的沟槽中沉积用于栅极切割填充结构50的绝缘材料。在一些实例中，每个栅极切割填充结构50可以是单一绝缘材料，并且在其他实例中，栅极切割填充结构50可以包括诸如多层构造的多种不同的绝缘材料。在一些实例中，绝缘材料可以包括或是氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅等或它们的组合，并且可以通过cvd、pvd、ald或另一沉积技术来沉积该绝缘材料。去除用于栅极切割填充结构50的绝缘材料的部分和位于一个或多个介电层36的顶面之上的掩模。例如，像cmp的平坦化工艺可以去除用于栅极切割填充结构50的绝缘材料的部分以及位于一个或多个介电层36的顶面之上的掩模，并且栅极切割填充结构50的顶面可以形成为与一个或多个介电层36的顶面共面。应当注意，替换栅极结构和一个或多个介电层36可能由于平坦化工艺而经历一些损失。因此栅极切割填充结构50将切割的替换栅极结构的部分彼此电隔离。如图9a所示，在形成(例如，沉积)替换栅极结构之后，通过切割替换栅极结构，栅极介电层42和一个或多个阻挡层和/或功函数调整层不沿着栅极切割填充结构50的侧壁垂直延伸。尽管图9a中的栅极切割填充结构50示出为具有正锥形轮廓(例如，邻接栅极切割填充结构50的组件的侧壁与邻接该侧壁的组件的底面分别在这些组件内部具有小于90度的角度)，栅极切割填充结构50可以具有垂直的轮廓(例如，90度的角度)或凹进(re-entrant)的轮廓(例如，大于90度的角度)。用于形成其中形成有栅极切割填充结构50的沟槽的蚀刻可以导致形成这种轮廓。
图10a、图10b和图10c示出形成具有用于切割鳍24的切割开口54的掩模52。例如，在替换栅极结构、栅极间隔件34和一个或多个介电层36和栅极切割填充结构50上方沉积一个或多个掩模层，并且然后将一个或多个掩模层图案化成掩模。在一些实例中，一个或多个掩模层可以包括或是氮化硅、氮氧化硅、碳化硅、碳氮化硅等或它们的组合，并且可以通过cvd、pvd、ald或另一沉积技术来沉积该一个或多个掩模层。一个或多个掩模层图案化为具有切割开口54，从而形成掩模52。如前所述，可以使用光刻和蚀刻工艺来图案化一个或多个掩模层。切割开口54暴露位于一对栅极切割填充结构50之间的替换栅极结构的至少部分，其中，替换栅极结构的该部分将被去除。如后续将变得显而易见的，替换栅极结构的部分的去除通常是自对准的，并且该处理可以容许通过掩模52的切割开口54和位于将要去除的替换栅极结构的部分的相对侧上的栅极切割填充结构50之间的一些未对准。如图10a所示，切割开口54以一个未对准的尺寸d1悬垂逼近栅极切割填充结构50。此外，如图10b所示，在一些情况下，切割开口54可能与要去除的替换栅极结构的部分未对准。
图11a、图11b和图11c示出去除替换栅极结构的部分，其中，通过切割开口54暴露替换栅极结构的至少部分。可以通过一个或多个蚀刻工艺来进行去除。蚀刻工艺可以是各向同性的并且对于栅电极44、一个或多个阻挡层和/或功函数调整层43和栅极介电层42的材料具有选择性。例如，一个或多个蚀刻工艺可以是诸如包括硫化过氧化物混合物(spm)(例如h2so4和h2o2的混合物)、高温标准清洁物1(sc1)(例如，nh4oh、h2o2和h2o的混合物)的湿蚀刻工艺，或其他蚀刻工艺。通过对于栅电极44、一个或多个阻挡层和/或功函数调整层43和栅极介电层42的材料具有选择性的各向同性蚀刻，可以去除具有通过切割开口54暴露的至少部分的替换栅极结构的部分，甚至可以去除由于未对准位于掩模下面的部分。此外，如图所示，因为蚀刻对于栅电极44、一个或多个阻挡层和/或功函数调整层43和栅极介电层42的材料具有选择性，所以蚀刻不会去除一个或多个介电层36、栅极间隔件34和栅极切割填充结构50的任何暴露部分。替换栅极结构的部分的去除在栅极间隔件34和栅极切割填充结构50之间沿着去除的替换栅极结构的部分形成开口60。
图12a、图12b和图12c示出切割通过穿过掩模52的切割开口54和位于去除的替换栅极结构的部分处的开口60所暴露的鳍24。切割鳍24去除通过开口54和60暴露的鳍24的部分，以至少到达相邻的隔离区26的顶面的层级，并且可以进一步去除位于这些隔离区26之间的鳍24的部分以及半导体衬底20的位于隔离区26下面的部分之间的部分以在半导体衬底20中形成凹槽62。可以通过使用蚀刻工艺来进行鳍24的切割。蚀刻工艺可以对鳍24和半导体衬底20的材料具有选择性。蚀刻工艺可以包括rie、nbe、icp蚀刻等或它们的组合。蚀刻可以是各向异性的。应当注意，由切割开口54和/或开口60所暴露的栅极间隔件34、一个或多个介电层36和/或隔离区26在蚀刻工艺期间可能经历一些损失。
在一些实例中，栅极切割填充结构50(例如，图12a所示)的宽度可以小于由其他工艺所形成的宽度。这可能导致栅极切割填充结构50和通过切割鳍24所形成的最近的凹槽62之间的较大的距离d2。较大的距离d2可以在形成凹槽62时导致例如位于栅极切割填充结构50下方的半导体衬底20的切割不足或蚀刻不足。
图13a、图13b和图13c示出在开口60和凹槽62中形成填充材料66，其中，开口60位于去除的替换栅极结构的部分的位置处。填充材料66可以是绝缘材料。在一些实例中，填充材料66可以是单一绝缘材料，并且在其他实例中，填充材料66可以包括诸如多层构造的多种不同的绝缘材料。填充材料66可以包括或是氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅等或它们的组合，并且可以通过cvd、pvd、ald或另一沉积技术来沉积该填充材料。可以去除填充材料66位于一个或多个介电层36和掩模52的顶面上方的部分。例如，像cmp的平坦化工艺可以去除填充材料66的位于一个或多个介电层36的顶面上方的部分，并且去除掩模52，并且填充材料66的顶面可以形成为与一个或多个介电层36、栅极切割填充结构50等的顶面共面。填充材料66因此将切割的鳍24的部分彼此电隔离。应当注意，替换栅极结构、栅极间隔件34、一个或多个介电层36以及栅极切割填充结构50可能由于平坦化工艺而经历一些损失。
图14a、图14b和图14c示出形成诸如包括接触件的导电部件70，其中，该导电部件形成为通过一个或多个介电层36到达鳍24的源极/漏极区35。例如，开口可以形成为穿过一个或多个介电层36到达源极/漏极区35，以至少暴露源极/漏极区35的相应部分。可以使用例如适当的光刻和蚀刻工艺来形成开口。例如，可以在开口中(诸如在源极/漏极区35上)共形地沉积金属层，并且可以在金属层上共形地沉积阻挡层。金属层可以是或包括例如钛、钴、镍等或它们的组合，并且可以通过ald、cvd或另一沉积技术来沉积该金属层。阻挡层可以是或包括氮化钛、氧化钛、氮化钽、氧化钽等或它们的组合，并且可以通过ald、cvd或另一沉积技术来沉积该阻挡层。通过使源极/漏极区35的上部与金属层和/或阻挡层反应，可以在源极/漏极区35的上部形成硅化物区。可以实施退火以促进源极/漏极区35与金属层和/或阻挡层的反应。
然后可以形成填充开口的接触件。接触件可以是或包括钨、铜、铝、金、银、它们的合金等或它们的组合，并且可以通过cvd、ald、pvd或另一沉积技术来沉积该接触件。在沉积接触件的材料之后，例如，可以通过使用诸如cmp的平坦化工艺去除多余的材料。平坦化工艺可以从一个或多个介电层36的顶面之上去除接触件、阻挡层和金属层的多余材料。因此，接触件、阻挡层、金属层和一个或多个介电层36的顶面可以是共面的。因此，包括接触件、阻挡层、金属层和/或硅化物区的导电部件70可以形成为到达源极/漏极区35。
图15a、图15b和图15c示出形成一个或多个介电层72和位于一个或多个介电层72中导电部件74和76。例如，一个或多个介电层72可以包括蚀刻停止层(esl)和层间电介质(ild)或金属间电介质(imd)。可以在一个或多个介电层36、位于一个或多个介电层36中的导电部件70、栅极切割填充结构50、填充材料66等上方沉积蚀刻停止层。蚀刻停止层可以包括或是氮化硅、碳氮化硅、碳氧化硅、碳氮化物等或它们的组合，并且可以通过cvd、pecvd、ald或另一沉积技术来沉积该蚀刻停止层。层间电介质或金属间电介质可以包括或是二氧化硅，诸如氧氮化硅、psg、bsg、bpsg、usg、fsg、osg、sioxcy、旋涂玻璃、旋涂聚合物、硅碳材料的低k介电材料、它们的化合物、它们的复合物等或它们的组合。可以通过旋涂、cvd、fcvd、pecvd、pvd或另一沉积技术来沉积层间电介质或金属间电介质。
可以在要形成导电部件74和76的一个或多个介电层72中和/或穿过一个或多个介电层72形成凹槽和/或开口。例如，可以使用光刻和一个或多个蚀刻工艺将一个或多个介电层72图案化为具有凹槽和/或开口。然后可以在凹槽和/或开口中形成导电部件74和76。例如，导电部件74和76可以包括阻挡层和形成在阻挡层上的导电材料。可以在凹槽和/或开口中并且在一个或多个介电层72上方共形地沉积阻挡层。阻挡层可以是或包括氮化钛、氧化钛、氮化钽、氧化钽等或它们的组合，并且可以通过ald、cvd或另一沉积技术来沉积该阻挡层。导电材料可以是或包括钨、铜、铝、金、银、它们的合金等或它们的组合，并且可以通过cvd、ald、pvd或另一沉积技术来沉积该导电材料。在沉积导电部件74和76的材料之后，例如，可以通过使用诸如cmp的平坦化工艺去除多余的材料。平坦化工艺可以从一个或多个介电层72的顶面之上去除导电部件74和76的多余材料。因此，导电部件74和76以及一个或多个介电层72的顶面可以是共面的。导电部件74和76可以是或可以称为接触件、通孔和/或接合焊盘(例如导电部件76)；导线(例如，导电部件74)。如图所示，导电部件74和76形成为到达在一个或多个介电层36中所形成的导电部件70或到达替换栅极结构，以分别电连接源极/漏极区35或替换栅极结构。图中的导电部件的布局仅仅是一个实例。本领域普通技术人员将容易理解，在不同的实施方式之间导电部件的布局可以不同。
一些实施例可以实现优势。如之前所指出的，替换栅极结构的部分的去除可以容忍掩模52中的切割开口54的一些未对准。这允许在用于去除替换栅极结构的部分的工艺窗口中进行更大和更稳健的临界尺寸控制。此外，在实施应力工程的实例中，在去除伪栅极堆叠件之后并且在鳍上形成替换栅极结构之后切割鳍可允许鳍在处理期间在鳍中(例如，在鳍的沟道区中)保持较多的应力(例如，与在处理期间显著释放的应力相反)。在一些实例中，特别是在5nm和更小的技术节点的器件中，按照该顺序实施处理可以促进器件中的应力工程。通过保持较多的压力，形成有鳍的器件可以具有提高的性能。
实施例是一种结构。该结构包括具有第一鳍、第二鳍和第一隔离区的衬底。第一鳍和第二鳍纵向平行延伸。第一隔离区设置在第一鳍和第二鳍之间。第一栅极结构包括位于第一鳍上方的共形栅极电介质和位于共形栅极电介质上方的栅电极。第一绝缘填充结构邻接第一栅极结构并且从第一栅极结构的上表面的层级垂直地至少延伸至第一隔离区的表面。共形栅极电介质的任何部分都不在第一绝缘填充结构和栅电极之间垂直延伸。第二绝缘填充结构邻接第一绝缘填充结构和第二鳍的端部侧壁。第一绝缘填充结构横向地设置在第一栅极结构和第二绝缘填充结构之间。介电层位于第一栅极结构、第一绝缘填充结构和第二绝缘填充结构上方。
在实施例中，所述第一绝缘填充结构平行于所述第一鳍和所述第二鳍纵向延伸，所述第一绝缘填充结构横向地设置在所述第一鳍和所述第二鳍之间。
在实施例中，所述第二绝缘填充结构垂直地延伸至位于所述第一隔离区的靠近所述第二鳍的端部侧壁的上表面之下的层级。
在实施例中，所述衬底还包括第三鳍，所述第二鳍和所述第三鳍纵向对准；以及所述第二绝缘填充结构进一步邻接所述第三鳍的端部侧壁，所述第二绝缘填充结构纵向地设置在所述第二鳍和所述第三鳍之间。
在实施例中，所述第一鳍的位于所述第一栅极结构下方的至少部分产生应力。
在实施例中，所述第一绝缘填充结构是单一绝缘材料，并且所述第二绝缘填充结构是单一绝缘材料。
在实施例中，半导体结构还包括：第一间隔件和第二间隔件，均位于所述第一栅极结构的相应侧壁上；以及第三间隔件和第四间隔件，所述第一间隔件和所述第三间隔件纵向对准，所述第二间隔件和所述第四间隔件纵向对准，所述第一绝缘填充结构横向设置在所述第一间隔件和所述第三间隔件之间以及所述第二间隔件和所述第四间隔件之间，所述第二绝缘填充结构纵向地设置在所述第三间隔件和所述第四间隔件之间。
在实施例中，半导体结构还包括：第二栅极结构和第三栅极结构；第一间隔件、第二间隔件、第三间隔件和第四间隔件；以及第三绝缘填充结构；以及其中：所述衬底还包括第三鳍和第二隔离区；所述第二鳍和所述第三鳍纵向对准；所述第一隔离区进一步横向地设置在所述第一鳍和所述第三鳍之间；所述第二鳍和所述第三鳍横向地设置在所述第一隔离区和所述第二隔离区之间；所述第一栅极结构和所述第二栅极结构纵向平行延伸；所述第二栅极结构和所述第三栅极结构纵向对准；所述第二栅极结构位于所述第二鳍上方，并且所述第三栅极结构位于所述第三鳍上方；所述第一间隔件沿着所述第一栅极结构的第一侧壁，并且所述第二间隔件沿着所述第一栅极结构的第二侧壁；所述第一间隔件和所述第三间隔件纵向对准，并且所述第二间隔件和所述第四间隔件纵向对准；所述第三间隔件在所述第二鳍的端部侧壁处位于所述第二鳍上方，并且所述第四间隔件在所述第三鳍的端部侧壁处位于所述第三鳍上方；所述第一绝缘填充结构和所述第三绝缘填充结构平行于所述第一鳍纵向延伸；所述第一绝缘填充结构横向地设置在(ⅰ)所述第一鳍和所述第二鳍以及(ⅱ)所述第一鳍和所述第三鳍之间；所述第二鳍和所述第三鳍横向地设置在所述第一绝缘填充结构和所述第三绝缘填充结构之间；所述第一绝缘填充结构横向地设置在所述第一栅极结构和所述第三栅极结构之间并与其邻接；所述第三栅极结构横向地设置在所述第一绝缘填充结构和所述第三绝缘填充结构之间，所述第三栅极结构也邻接所述第三绝缘填充结构；所述第二绝缘填充结构横向设置在(ⅰ)所述第三间隔件和所述第二鳍的端部侧壁之间并与其邻接以及横向设置在(ⅱ)所述第四隔离件和所述第三鳍的端部侧壁之间并与其邻接；所述第二绝缘填充结构还横向地设置在所述第一绝缘填充结构和所述第三绝缘填充结构之间，所述第二绝缘填充结构还邻接所述第三绝缘填充结构；所述第一绝缘填充结构横向地设置在所述第一间隔件和所述第三间隔件之间并与其邻接，并且横向地设置在所述第二间隔件和所述第四间隔件之间并与其邻接；以及所述第二绝缘填充结构在所述第二鳍的端部侧壁和所述第三鳍的端部侧壁之间的横向区域中延伸到达位于所述第一隔离区或所述第二隔离区的上表面的层级之下的深度。
另一实施例是一种方法。伪栅极结构形成为在位于衬底上的鳍上方延伸。用替换栅极结构替换伪栅极结构。在用替换栅极结构替换伪栅极结构之后，切割鳍。
在实施例中，用于半导体结构的切割方法，还包括在切割所述鳍之前切割所述替换栅极结构。
在实施例中，切割所述替换栅极结构包括：去除所述替换栅极结构的部分；以及在去除所述替换栅极结构的部分的位置处形成介于所述替换栅极结构的其余部分之间的填充绝缘材料。
在实施例中，切割所述替换栅极结构包括从所述替换栅极结构的第一部分和所述替换栅极结构的第二部分之间去除所述替换栅极结构的部分，其中，所述替换栅极结构的第一部分位于所述鳍上方；以及切割所述鳍包括：从所述鳍上方去除所述替换栅极结构的第一部分；以及去除所述鳍的位于所述替换栅极结构的第一部分下方的部分。
在实施例中，切割所述鳍包括：去除所述鳍的部分；以及在去除所述鳍的部分的位置处形成介于所述鳍的其余部分之间的填充绝缘材料。
在实施例中，所述鳍突出到位于所述衬底上的隔离区之上，并且去除所述鳍的部分还包括去除所述衬底的位于要去除的所述鳍的部分之下的部分以到达所述隔离区之下的深度。
在实施例中，所述鳍包括应力材料。
另外的实施例是一种方法。在衬底上形成第一鳍和第二鳍。第一伪栅极结构形成为在第一鳍和第二鳍上方延伸。在第一鳍和第二鳍上方形成介电层。在形成介电层之后，用第一替换栅极结构替换第一伪栅极结构。在第一鳍和第二鳍之间的横向区域中切割第一替换栅极结构。第一替换栅极结构的第一部分位于第一鳍上方，并且第一替换栅极结构的第二部分位于第二鳍上方。去除第一替换栅极结构的位于第一鳍上方的第一部分。在去除第一替换栅极结构的第一部分的位置处切割第一鳍。
在实施例中，切割所述第一替换栅极结构包括：在所述第一鳍和所述第二鳍之间的横向区域中蚀刻所述第一替换栅极结构，所述蚀刻形成凹槽；以及用绝缘材料填充所述凹槽，在去除所述第一替换栅极结构的第一部分之前，所述绝缘材料设置在所述第一替换栅极结构的第一部分和所述第一替换栅极结构的第二部分之间。
在实施例中，切割所述第一鳍包括：在去除的所述第一替换栅极结构的第一部分处蚀刻所述第一鳍，所述蚀刻形成凹槽，所述凹槽延伸至设置在所述第一鳍和所述第二鳍之间的所述衬底上的隔离区之下的深度；以及用绝缘材料填充所述凹槽，所述绝缘材料设置在所述第一鳍的第一部分和所述第一鳍的第二部分之间。
在实施例中，所述第一鳍和所述第二鳍的每个包括应力材料。
在实施例中，用于半导体结构的切割方法还包括：形成在所述第一鳍和所述第二鳍上方延伸的第二伪栅极结构；用第二替换栅极结构替换所述第二伪栅极结构；以及在所述第一鳍和所述第二鳍之间的横向区域中切割所述第二替换栅极结构，所述第二替换栅极结构的第一部分位于所述第一鳍上方，并且所述第二替换栅极结构的第二部分位于所述第二鳍上方，其中，切割所述第一替换栅极结构和所述第二替换栅极结构包括：在所述第一鳍和所述第二鳍之间的横向区域中同时蚀刻所述第一替换栅极结构和所述第二替换栅极结构，所述蚀刻在所述区域中形成连续的第一凹槽；以及用第一绝缘材料填充所述连续的第一凹槽，在去除所述第一替换栅极结构的第一部分之前，所述第一绝缘材料设置在所述第一替换栅极结构的第一部分和所述第一替换栅极结构的第二部分之间，并且位于所述第二替换栅极结构的第一部分和所述第二替换栅极结构的第二部分之间；以及其中，切割所述第一鳍包括：在去除的所述第一替换栅极结构的第一部分的位置处蚀刻所述第一鳍，所述蚀刻形成第二凹槽，所述第二凹槽延伸至设置在所述第一鳍和所述第二鳍之间的所述衬底上的隔离区之下的深度；以及用第二绝缘材料填充所述第二凹槽，所述第二绝缘材料设置在所述第一鳍的第一部分和所述第一鳍的第二部分之间；以及其中，在切割所述第一鳍之后，所述第二替换栅极结构的第一部分位于所述第一鳍上方，所述第一替换栅极结构的第二部分位于所述第二鳍上方，以及所述第二替换栅极结构的第二部分位于所述第二鳍上方。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。
- 还没有人留言评论。精彩留言会获得点赞！