本发明属于一种TVS结构及其制备方法，此TVS适用于保护超低工作电压的半导体IC。
背景技术：
随着半导体IC的集成度不断提升，半导体制造工艺最小线宽的不断降低，半导体IC能承载的最大功率变得更低，这就需要半导体IC工作电压变得比原来要低，才能有效降低半导体IC承载的功率。近些年，半导体IC的工作电压从5V降低到了3.3V，后来又从3.3V降低到了2.5V，这就需要作为过压保护的TVS击穿电压也要相应的降低，以便更好地保护半导体IC，当二极管TVS击穿电压低于5V后，齐纳击穿的隧道效应会导致击穿曲线软化，漏电增大至1E-5A的水平，漏电增大会导致功耗增大，发热量增大等等一系列问题，此发明的单向NPN穿通型TVS既能做到击穿电压低于5V，同时又能保证优秀的击穿曲线，且漏电低至1E-9A的水平。
技术实现要素：
1、一种单向NPN穿通型超低压TVS结构，其结构包括：NPN区301、NP区302、DN隔离区303以及DN连通区304。
A、NPN区301结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，钝化层部分打开，其中，DP与衬底相连，SN与正面金属相连且通过正面金属与NP区302的SN相连。
B、NP区302结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN和SP，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，DP与衬底相连，SN与正面金属相连，且SN通过正面金属与NPN区301的SN相连，SP与正面金属相连，且SP通过正面金属与DN连通区304的SN相连，NP区302内的SN与SP不相连。
C、DN隔离区303结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连。
D、DN连通区304结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连，SN与正面金属相连，且通过正面金属与NP区302的SP相连。
2、一种单向NPN穿通型超低压TVS的制备方法，其方法包括：
A、衬底211的准备及外延层212的制备，在N型低阻单晶硅上，生长P型高阻单晶硅层；
B、DN221制备，通过POCL3工艺掺杂，高温扩散至DN与衬底211连通；
C、SP231制备，离子注入高浓P型杂质；
D、DP241制备，离子注入P型杂质，高温退火；
E、SN251制备，通过POCL3工艺掺杂P元素，高温退火；
F、引线孔制备，SiO2层261淀积，光刻，SiO2刻蚀；
G、正面金属271制备，金属层淀积，光刻，金属层刻蚀，去胶；
H、钝化层281制备，SiO2淀积，SiN淀积，光刻， SiN刻蚀，SiO2刻蚀，去胶；
I、背面减薄及背面金属291化。
附图说明
图1是此发明单向NPN穿通型超低压TVS的等效电路图；
图2是此发明单向NPN穿通型超低压TVS的工艺截面图；
图3是此发明单向NPN穿通型超低压TVS的区域划分图。
编号说明：
101：TVS的雪崩二极管；
102：TVS的串联整流二极管；
103：TVS的并联整流二极管；
104：TVS芯片的正面电极；
105：TVS芯片的背面电极；
211：衬底，本发明衬底为N型低阻单晶硅；
212：外延层，本发明外延为P型单晶硅；
221：DN，隔离以及连接衬底211的通道；
231：SP，作用是与正面金属271形成欧姆接触；
241：DP，TVS击穿时的穿通区，雪崩二极管101P区，串联整流二极管102的P区，以及并联整流二极管103的P区；
251：SN，TVS雪崩二极管101的N区，以及DN221和正面金属271的欧姆接触区；
261：SiO2层，作用是隔离外延层212与正面金属271层，使其之间绝缘；
271：正面金属，用做二极管之间的布线及TVS的正面电极104，暴露在外的部分用做正面电极104；
281：钝化层，作用是提高器件可靠性，通常使用SiO2层+ SiN层；
291：背面金属，用做TVS芯片的背面电极105，金属材料及厚度根据封装要求制备；
301：TVS的NPN区，雪崩二极管101和串联整流二极管102所在区域；
302：TVS的NP区，并联整流二极管103所在区域；
303：TVS的DN隔离区，PN节隔离区域；
304：TVS的DN连通区，实现并联整流二极管103的P区和衬底连接。
具体实施方式
1．衬底211的准备及外延层212的制备，在N型低阻单晶硅上，生长P型高阻单晶硅层。衬底的浓度、外延的浓度及厚度对TVS电参数有重要影响。
2．DN221制备，通过POCL3工艺掺杂，高温扩散至DN与衬底211连通，作用是隔离及连接衬底。由于DN不是关键工艺，所以做在工艺流程的前部分，可以避免DN的热过程对关键工艺照成过多的热影响，导致工艺难以控制。
3．SP231制备，离子注入大剂量P型杂质，通常注入B元素。SP和DN金属相连，作用是引出电极至芯片背面，只要做到欧姆接触即可。
4．DP241制备，离子注入P型杂质，高温退火。DP是雪崩二极管101的P区，同时是串联整流二极管102的P区，也是TVS击穿时的穿通区域，以及并联整流二极管103的P区，作为关键工艺，直接影响到TVS的击穿电压，同时也影响串联整流二极管102和并联整流二极管103的击穿电压、电容、漏电等关键电参数。
5．SN251制备，通过POCL3工艺掺杂P元素，高温退火。除了引线功能之外，SN的结深直接关系到NPN基区的宽度，SN的浓度直接关系到TVS的击穿电压。
6．引线孔制备，SiO2层261淀积，光刻，SiO2刻蚀。
7．正面金属271制备，金属层淀积，光刻，金属层刻蚀，去胶，用做正面电极104及二极管之间的布线。
8．钝化层281制备，SiO2淀积，SiN淀积，光刻， SiN刻蚀，SiO2刻蚀，去胶。
9．背面减薄及背面金属291化，根据封装要求进行背面减薄及背面金属化，背面金属291作为TVS芯片的背面电极105。
通过上述实施例阐述了本发明，同时也可以采用其它实施例实现本发明。本发明不局限于上述具体实施例，因此本发明有所附权利要求范围限定。