薄膜晶体管及其制作方法、阵列基板、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。

背景技术：

近年来，以薄膜晶体管(thinfilmtransistor，简称为tft)作为其对应像素单元驱动开关的显示面板，即tft显示面板，在手机、电脑等显示装置中的应用非常广泛。而且，为了向用户提供高品质的视觉享受，tft显示面板也越来越追求高分辨率和高开口率，使得tft窄沟道化已成为tft的主流发展趋势之一。

然而，由于tft沟道的宽度尺寸一般与tft的源漏极有关，即tft沟道的宽度通常表现为源漏极中源极和漏极的间距，而且，tft的源漏极通常是由覆盖在tft有源层表面的金属层通过光罩工艺形成的，使得tft沟道的制作精度与tft的源漏极的制作精度有关。

但是，目前在采用光罩工艺刻蚀金属层以形成tft的源漏极时，容易出现较大的关键尺寸(criticaldimension，简称cd)偏差，比如：tft的源漏极的单边cd偏差不小于0.6μm，这样也就使得相应tft沟道的宽度尺寸将比预期的宽度大至少1.2μm，从而容易导致tft沟道的制作精度较低，不利于实现tft窄沟道化。

技术实现要素：

本发明实施例的目的在于提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，用于提高薄膜晶体管沟道的制作精度，以利于窄化薄膜晶体管沟道的宽度。

为了实现上述目的，本发明实施例提供如下技术方案：

本发明实施例的第一方面提供一种薄膜晶体管，包括源漏极，源漏极包括金属基底以及覆盖金属基底的致密导电层；致密导电层的致密性大于金属基底的致密性。

本发明实施例提供的薄膜晶体管，在金属基底上覆盖致密导电层，并由金属基底和致密导电层二者共同构成源漏极，这样便能在使用光罩工艺形成源漏极的过程中，依次对致密导电层和金属基底进行光刻，并在光刻过程中利用致密导电层大于金属基底的致密性，即致密导电层良好的致密性，将致密导电层与光刻胶致密粘附，从而有效减小致密导电层和金属基底在光刻过程中产生cd偏差，以便于提高源漏极的制作精度，也就是提高薄膜晶体管中沟道的制作精度，进而有利于窄化薄膜晶体管的沟道宽度。

基于上述薄膜晶体管的技术方案，本发明实施例的第二方面提供一种薄膜晶体管的制作方法，用于制作上述薄膜晶体管，所述制作方法包括：提供一衬底基板，衬底基板上形成有薄膜晶体管的有源层；在有源层背向衬底基板的表面依次沉积金属基底和致密导电层，致密导电层的致密性大于金属基底的致密性；依次对致密导电层和金属基底进行光刻，由光刻处理后的金属基底和致密导电层形成薄膜晶体管的源漏极。本发明实施例提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。

基于上述薄膜晶体管的技术方案，本发明实施例的第三方面提供一种阵列基板，所述阵列基板包括上述技术方案所提供的薄膜晶体管。本发明实施例提供的阵列基板所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。

基于上述阵列基板的技术方案，本发明实施例的第四方面提供一种显示装置，所述显示装置包括上述技术方案所提供的阵列基板。本发明实施例提供的显示装置所能实现的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本发明实施例的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为常见薄膜晶体管中源漏极因光刻产生的cd偏差示意图；

图2为本发明实施例提供的一种薄膜晶体管的结构示意图；

图3为图2所示薄膜晶体管中源漏极因光刻产生的cd偏差示意图；

图4为本发明实施例提供的另一种薄膜晶体管的结构示意图；

图5为本发明实施例提供的一种薄膜晶体管的制作方法的流程图；

图6为本发明实施例提供的另一种薄膜晶体管的制作方法的流程图；

图7为图2所示薄膜晶体管的制作流程示意图。

附图标记：

1-衬底基板，2-栅极，

3-栅绝缘层，4-有源层，

5-源漏极，51-金属基底，

511-第一金属层，512-第二金属层，

52-致密导电层，6-光刻胶，

7-钝化层，8-像素电极。

具体实施方式

为了进一步说明本发明实施例提供的薄膜晶体管及其制作方法、阵列基板、显示装置，下面结合说明书附图进行详细描述。

请参阅图1，常见的薄膜晶体管通常包括衬底基板1以及依次设在衬底基板1表面的栅极2、栅绝缘层3、有源层4和源漏极5；其中，源漏极5一般是由沉积在有源层4背向栅绝缘层3的表面的金属层通过光罩工艺刻蚀形成。目前，在通过光罩工艺刻蚀沉积在有源层4背向栅绝缘层3的表面的金属层时，由于金属层与光刻胶6难以致密粘附，使得刻蚀液容易对金属层的刻蚀边缘造成损伤，导致由金属层刻蚀形成的源漏极5出现较大的cd偏差，比如图1中所示源漏极5的单边cd偏差d1为0.6μm，这样也就导致薄膜晶体管中相应沟道的宽度尺寸将比预期宽度拓宽1.2μm，难以有效制作出符合要求的窄沟道薄膜晶体管。

本发明实施例提供了一种薄膜晶体管，请参阅图2-图4，该薄膜晶体管包括源漏极5；该源漏极5包括金属基底51以及覆盖金属基底51的致密导电层52，其中，致密导电层52的致密性大于金属基底51的致密性。

上述金属基底51通常形成在薄膜晶体管中有源层4的表面，致密导电层52对应形成在金属基底51背向有源层4的表面。具体制作时，一般是在有源层4背向衬底基板1的表面依次沉积金属基底51和致密导电层52，然后，依次对致密导电层52和金属基底51进行光刻，由光刻处理后的金属基底51和致密导电层52形成薄膜晶体管的源漏极5。

本发明实施例提供的薄膜晶体管，在金属基底51上覆盖致密导电层52，并由金属基底51和致密导电层52二者共同构成源漏极5，这样便能在使用光罩工艺形成源漏极5的过程中，依次对致密导电层52和金属基底51进行光刻，并在光刻过程中利用致密导电层52大于金属基底51的致密性，即致密导电层52良好的致密性，将致密导电层52与光刻胶6致密粘附，从而有效减小致密导电层52和金属基底51在光刻过程中产生cd偏差，以便于提高源漏极5的制作精度，也就是提高薄膜晶体管中沟道的制作精度，进而有利于窄化薄膜晶体管的沟道宽度。

需要补充的是，上述金属基底51一般可设置为铜基底、铝基底或铜铝叠层基底；当然，并不仅限于此，其他类似的导电金属基底均适用。致密导电层52一般可设置为氧化铟锡(indiumtinoxide，简称ito)层，或采用与ito性能相似的材料制作形成的可透光的致密导电层。

申请人在进行多次试验后证实，在依次对致密导电层52和金属基底51进行光刻以形成源漏极5的过程中，利用致密导电层52与光刻胶6的致密粘附，可以有效减小刻蚀液对致密导电层52的刻蚀边缘造成的损伤，而且，利用致密导电层52对金属基底51的保护作用，也能进一步减小刻蚀液对金属基底51刻蚀边缘的损伤，从而确保光刻后形成的源漏极5所产生的cd偏差较小。请参阅图1和图3，对于预期沟道宽度相同的薄膜晶体管，图1直接刻蚀金属层以形成源漏极5，容易产生0.6μm的单边cd偏差d1，使得薄膜晶体管成形后的沟道宽度比预期宽度大1.2μm；而图3中，也就是本发明实施例依次刻蚀致密导电层52和金属基底51以形成源漏极5，可以将源漏极5的单边cd偏差d2有效减小至0.3μm，使得薄膜晶体管成形后的沟道宽度比预期宽度大0.6μm；这也就是说，本发明实施例提供的薄膜晶体管在制作成型后，其沟道宽度与目前常见的薄膜晶体管相比，能够有效减小0.6μm，窄化了薄膜晶体管的沟道宽度。

值得一提的是，在依次刻蚀致密导电层52和金属基底51形成源漏极5之后，需要将光刻胶6从源漏极5的表面剥离。而光刻胶6通常采用干法剥离，当金属基底51采用铜基底时，本发明实施例提供的薄膜晶体管利用覆盖在铜基底表面的致密导电层52，还可以有效保护铜基底不因光刻胶6的干法剥离而氧化，确保铜基底的导电性良好稳定，即确保源漏极5中金属基底51的导电性良好稳定。

此外，为了确保源漏极5的数据传输性能良好稳定，可选的，上述致密导电层52的厚度一般小于金属基底51的厚度，即源漏极5主要依赖于金属基底51进行数据传输。此外，金属基底51也可以采用多层结构；示例性的，请参阅图4，金属基底51包括层叠设置的第一金属层511和第二金属层512。

本发明实施例还提供了一种薄膜晶体管的制作方法，用于制作上述实施例所提供的薄膜晶体管，请参阅图5，所述薄膜晶体管的制作方法包括：

步骤s1，提供一衬底基板，衬底基板上形成有薄膜晶体管的有源层。

步骤s2，在有源层背向衬底基板的表面依次沉积金属基底和致密导电层，致密导电层的致密性大于金属基底的致密性。

步骤s3，依次对致密导电层和金属基底进行光刻，由光刻处理后的金属基底和致密导电层形成薄膜晶体管的源漏极。

本发明实施例提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。

需要说明的是，请参阅图6，上述步骤s2中，在有源层背向衬底基板的表面依次沉积金属基底和致密导电层的步骤，通常包括：

使用铜材料和/或铝材料在有源层背向衬底基板的表面沉积金属基底。金属基底一般可以制作为铜基底、铝基底或铜铝叠层基底等，当然，并不仅限于此，其他类似的导电金属基底均适用。

使用氧化铟锡材料(indiumtinoxide，简称ito)在金属基底背向有源层的表面沉积致密导电层。当然，致密导电层也可以采用与ito性能相似的材料制作形成。

上述步骤s3中，依次对致密导电层和金属基底进行光刻的步骤，包括：

步骤s31，在致密导电层背向金属基底的表面涂覆光刻胶，通过光掩膜对光刻胶进行曝光显影。

步骤s32，刻蚀致密导电层，获得图案化的致密导电层。

步骤s33，刻蚀金属基底，获得图案化的金属基底。

在依次刻蚀致密导电层和金属基底形成源漏极之后，还需要将光刻胶从源漏极的表面剥离；因此，上述步骤s3，还包括：

步骤s34，剥离光刻胶，由图案化的金属基底和致密导电层形成薄膜晶体管的源漏极。

本发明实施例提供的薄膜晶体管的制作方法，在依次对致密导电层和金属基底进行光刻以形成源漏极的过程中，利用致密导电层与光刻胶的致密粘附，可以有效减小刻蚀液对致密导电层的刻蚀边缘造成的损伤，而且，利用致密导电层对金属基底的保护作用，也能进一步减小刻蚀液对金属基底刻蚀边缘的损伤，从而确保光刻后形成的源漏极所产生的cd偏差较小，进而窄化薄膜晶体管的沟道宽度。此外，本发明实施例提供的薄膜晶体管的制作方法，在采用干法剥离光刻胶时，还可以利用覆盖在金属基底表面的致密导电层，有效保护金属基底不因光刻胶的干法剥离而氧化，特别是铜基底，以确保源漏极中金属基底的导电性良好稳定。

为了更清楚地说明本发明实施例提供的薄膜晶体管及其制作方法，请参阅图2和图7，在制作如图2所示的薄膜晶体管时，其制作工艺具体如图7所示。

步骤a，在衬底基板1上依次形成栅极2、栅绝缘层3以及有源层4，并在有源层4背向衬底基板1的表面沉积金属基底51。

步骤b，在金属基底51背向有源层4的表面沉积致密导电层52。致密导电层52一般由ito材料沉积形成。

步骤c，在致密导电层52背向金属基底51的表面涂覆光刻胶6，并通过光掩膜对光刻胶6进行曝光显影。

步骤d，对致密导电层52和金属基底51进行第一次刻蚀，将致密导电层52未被光刻胶6覆盖的部分以及金属基底51未被光刻胶6正投影覆盖的部分去除。

步骤e，通过光刻胶6的显影区对致密导电层52进行第二次刻蚀，将致密导电层52与薄膜晶体管中沟道正对的部分去除。

步骤f，通过光刻胶6的显影区对金属基底51进行第二次刻蚀，将金属基底51与薄膜晶体管中沟道正对的部分去除。

步骤g，将光刻胶6从致密导电层52的表面剥离，由金属基底51和致密导电层52共同形成薄膜晶体管的源漏极。

步骤h，在致密导电层52背向金属基底51的表面形成钝化层7，在钝化层7背向致密导电层52的表面形成像素电极8，像素电极8通过设在钝化层7的过孔与致密导电层52电连接；像素电极8采用ito材料制作形成。

本发明实施例还提供了一种阵列基板，所述阵列基板包括衬底基板，衬底基板的表面阵列设有上述实施例所述的薄膜晶体管。所述阵列基板中的薄膜晶体管与上述实施例中的薄膜晶体管具有的优势相同，此处不再赘述。

可选的，请参阅图2和图4，上述阵列基板还包括设在薄膜晶体管背向衬底基板1一侧的像素电极8；像素电极8与对应薄膜晶体管中源漏极5的致密导电层52电连接。

具体实施时，源漏极5背向衬底基板1的表面一般形成有钝化层7，像素电极8一般形成在钝化层7背向源漏极5的表面。像素电极8通常采用ito电极，源漏极5的致密导电层52一般也由ito材料或与ito相似的材料制作形成；当像素电极8通过设在钝化层7的过孔与致密导电层52电连接时，由于像素电极8与致密导电层52的制作材料相同或相似，容易使得像素电极8与致密导电层52的导电性能相同或相近，从而能够加强像素电极8与致密导电层52的接触性能，即加强像素电极8与致密导电层52电连接后的导电稳定性，这样也就能加强像素电极8与对应薄膜晶体管中源漏极5电连接后的导电稳定性，从而有利于提升阵列基板的显示性能。

本发明实施例还提供了一种显示装置，所述显示装置包括上述实施例提供的阵列基板。所述显示装置中的阵列基板与上述实施例中的阵列基板具有的优势相同，此处不再赘述。

上述实施例提供的显示装置可以为手机、平板电脑、笔记本电脑、显示器、电视机、数码相框或导航仪等具有显示功能的产品或部件。

以上所述，仅为本发明实施例的具体实施方式，但本发明实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明实施例的保护范围之内。因此，本发明实施例的保护范围应以所述权利要求的保护范围为准。