高速传输互连信号的半导体结构及其制造方法与流程

本发明实施例涉及可以进行高速传输互连信号的半导体结构及其制造方法。

背景技术：

使用半导体装置的电子设备对于许多现代应用是必不可少的。随着电子技术的进步，半导体装置的大小变得越来越小同时具有更大功能性及更大数量的集成电路。归因于半导体装置的微小化规模，衬底上覆晶片上覆芯片(cowos)广泛用于通过贯穿衬底导通孔(tsv)将数个芯片集成到单一半导体装置中。在cowos操作期间，将若干芯片组装在单一半导体装置上。此外，在这一小半导体装置内实施众多制造操作。

然而，半导体装置的制造操作涉及这一小且薄半导体装置上的许多步骤及操作。微小化规模中的半导体装置的制造变得更复杂。制造半导体装置的复杂性的增加可能导致例如不良的结构配置、组件的分层或其它问题的缺陷，从而导致半导体装置的高良率损失及制造成本增大。因而，存在修改半导体装置的结构及改进制造操作的许多挑战。

技术实现要素：

本发明的一实施例涉及一种高速传输互连信号的半导体结构，其包括：衬底，其具有第一侧及与所述第一侧相对的第二侧；互连结构，其经放置于所述衬底的所述第一侧上，所述互连结构包含介电层、及所述介电层内的第一导电部件及第二导电部件；及可以进行高速传输互连信号的波导，其经放置在所述介电层内的所述第一导电部件与所述第二导电部件之间，所述波导包含第一波导层、第二波导层及介于所述第一波导层与所述第二波导层之间的粘着层；其中所述波导耦合到所述第一导电部件及所述第二导电部件。

本发明的一实施例涉及一种高速传输互连信号的半导体结构，其包括：衬底，其具有第一侧及与所述第一侧相对的第二侧；导通孔，其通过所述衬底；互连结构，其经放置于所述衬底的所述第一侧上方且包含介电层、所述介电层内的第一传输电极及所述介电层内的第一接收电极；可以进行高速传输互连信号的波导，其经放置在所述介电层内的所述第一导电部件与所述第二导电部件之间，所述波导包含多个波导层及插入其间的多个粘着层；传输裸片，其经放置在所述衬底的所述第一侧处及在所述互连结构上方且包含电连接到所述第一传输电极的传输电路；及接收裸片，其经放置在所述衬底的所述第一侧处及在所述互连结构上方且包含电连接到所述第一接收电极的接收电路，其中所述导通孔耦合到所述第一传输电极或所述第一接收电极，所述传输电路经配置以产生电信号，所述接收电路经配置以接收所述电信号，所述电信号可转换成可透过所述波导从所述第一传输电极传输到所述第一接收电极的电磁信号。

本发明的一实施例涉及一种制造一种高速传输互连信号的半导体结构的方法，其包括：提供衬底；将介电层沉积于所述衬底上方；在所述介电层上方形成可以进行高速传输互连信号的第一波导层；在所述第一波导层上方形成粘着层；在所述粘着层上方形成第二波导层；及在所述第二波导层上方形成第一导电部件及第二导电部件。

附图说明

当结合附图阅读时，从以下详细描述最优选理解本揭露的方面。应注意，根据产业中的标准实践，各种构件未按比例绘制。事实上，为了论述的清楚起见可任意增大或减小各种构件的尺寸。

图1是根据本揭露的一些实施例的一种高速传输互连信号的半导体结构的示意性剖面图；

图1a是根据一些实施例的可以进行高速传输互连信号的波导的剖面图；

图2是根据本揭露的一些实施例的一种高速传输互连信号的半导体结构的示意性剖面图；

图3是图解说明传输电路、接收电路及可以进行高速传输互连信号的波导的示意图；

图4是根据本揭露的一些实施例的制造一种高速传输互连信号的半导体结构的方法的流程图；及

图4a到4o是根据本揭露的一些实施例的通过图4的方法制造一种高速传输互连信号的半导体结构的示意图。

具体实施方式

以下揭露提供用于实施本揭露的不同构件的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且非打算限制。举例来说，在以下描述中的第一构件形成于第二构件上方或上可包含其中所述第一构件及所述第二构件经形成为直接接触的实施例，且还可包含其中额外构件可形成在所述第一构件与所述第二构件之间，使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各个实例中重复参考数字及/或字母。此重复出于简化及清楚的目的且本身不指示所论述的各个实施例及/或配置之间的关系。

此外，为便于描述，例如“下面”、“下方”、“下”、“上方”、“上”等空间相对术语可在本文中用于描述一个元件或构件与另一(些)元件或构件的关系，如图中图解说明。空间相对术语打算涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且因此可同样解释本文中使用的空间相对描述词。

尽管陈述本揭露的宽泛范围的数值范围及参数是近似值，然尽可能精确地报告特定实例中陈述的数值。然而，任何数值固有地含有必然由于见于各自测试测量中的标准偏差所致的某些误差。再者，如本文中使用，术语“大约”通常意谓在给定值或范围的10％、5％、1％或0.5％内。替代地，术语“大约”意谓在由所属领域的一般技术人员考量时处于平均值的可接受标准误差内。除在操作/工作实例中以外，或除非以其它方式明确指定，否则例如针对本文中揭露的材料的数量、时间的持续时间、温度、操作条件、数量的比率及其类似者的全部数值范围、数量、值及百分比应被理解为在全部例子中由术语“大约”修饰。相应地，除非相反地指示，否则本揭露及随附发明权利要求书中陈述的数值参数是可根据需要变化的近似值。至少，应至少鉴于所报告有效数字的数目且通过应用普通舍入技术解释各数值参数。范围可在本文中表达为从一个端点到另一端点或在两个端点之间。本文中揭露的全部范围包含端点，除非另有指定。

通过若干操作制造包含各种半导体芯片的电子装置。在工艺期间，将具有不同功能性及尺寸的半导体芯片集成到单一模块中。半导体芯片的电路透过导电迹线集成且连接。半导体芯片通过透过导电迹线将电信号从一个装置传输到另一装置而与彼此通信。然而，半导体芯片之间的此传输可能无法满足半导体芯片之间的高通信需求。因此，电子装置的性能可能不在所要电平。

在本揭露中，揭露一种高速传输互连信号的半导体结构。所述半导体结构包含：衬底；互连结构，其经放置或沉积于衬底上方且包含衬底上方介电层；第一导电部件，其经放置于介电层内；及第一导电部件，其经放置或形成于介电层内；可以进行高速传输互连信号的波导，其经放置或制造于介电层内；第一裸片，其经放置于互连结构上方且电连接到第一导电部件；第二裸片，其经放置于互连结构上方且电连接到第二导电部件，其中波导耦合到第一导电部件及第二导电部件。

电信号从第一裸片传输到第一导电部件，且所述电信号转换成一电磁信号。电磁信号透过波导从第一导电部件传输到第二导电部件。当电磁信号由第二导电部件接收时，所述电磁信号转换回成电信号。接着，电信号从第二导电部件传输到第二裸片。电磁信号在非可见(例如，无线电波、微波等)频谱中且沿着波导以高频率(例如，大体上大于1ghz)传输，可最小化通过波导传输电磁信号的能量损失。

图1是根据本揭露的各个实施例的半导体结构100的示意性剖面图。在一些实施例中，半导体结构100包含衬底101、互连结构102、可以进行高速传输互连信号的波导103、第一裸片104及第二裸片105。

在一些实施例中，半导体结构100是半导体封装。在一些实施例中，半导体结构100是集成扇出(info)封装，其中第一裸片104或第二裸片105的i/o端子经扇出且重布在较大区域中。在一些实施例中，半导体结构100是衬底上覆晶片上覆芯片(cowos)封装结构。在一些实施例中，半导体结构100是三维集成电路(3dic)。在一些实施例中，半导体结构100经配置以依高频率(例如，大体上大于约1千兆赫(ghz)的频率)在半导体结构100内执行超高速度信号传输(例如，大体上大于1十亿位组/秒(gb/s)的传输速度)。

在一些实施例中，衬底101是半导电衬底。在一些实施例中，衬底101包含半导电材料，例如硅、锗、镓、砷或其组合。在一些实施例中，衬底101是中介物或类似者。在一些实施例中，衬底101是硅衬底或硅中介物。在一些实施例中，衬底101包含例如陶瓷、玻璃、聚合物或类似者的材料。在一些实施例中，衬底101包含有机材料。在一些实施例中，衬底101具有四边形、矩形、方形、多边形或任何其它适合形状。

在一些实施例中，衬底101包含第一表面101a及与所述第一表面101a相对的第二表面101b。在一些实施例中，衬底101包含在其中延伸穿过所述衬底101的至少一部分的导通孔101c。在一些实施例中，导通孔101c延伸于第一表面101a与第二表面101b之间。在一些实施例中，导通孔101c包含导电材料，例如铜、银、金、铝等。在一些实施例中，导通孔101c是贯穿硅导通孔(tsv)。

在一些实施例中，第一衬垫101d经放置于导通孔101c上且电连接到导通孔101c。在一些实施例中，将第一衬垫101d放置于衬底101的第二表面101b上。在一些实施例中，第一衬垫101d包含金属或金属合金。在一些实施例中，第一衬垫101d包含铬、铜、金、钛、银、镍、钯或钨等。在一些实施例中，第一衬垫101d是可焊接表面且充当用于接收焊料材料且用于电连接衬底101的电路与外部组件或外部电路的平台。

在一些实施例中，在衬底101上放置或制造第一导电凸块101e。在一些实施例中，在衬底101的第二表面101b上制造第一导电凸块101e。在一些实施例中，第一导电凸块101e经制造于第一衬垫101d上且电连接到第一衬垫101d。在一些实施例中，第一导电凸块101e电连接到导通孔101c。在一些实施例中，第一导电凸块101e呈圆柱形、球形或半球形形状。在一些实施例中，第一导电凸块101e是焊料接头、焊料凸块、焊球、球栅阵列(bga)球、受控塌陷芯片连接(c4)凸块或类似者。在一些实施例中，第一导电凸块101e是导电柱或杆。在一些实施例中，第一导电凸块101e包含例如铅、锡、铜、金、镍等的金属。

在一些实施例中，互连结构102经放置或沉积于衬底101上方。在一些实施例中，互连结构102经沉积于衬底101的第一表面101a上方。在一些实施例中，互连结构102包含沉积于衬底101上方的介电层102a、放置或形成于所述介电层102a内的数个导电部件102b，及放置或形成于所述介电层102a内的数个导电导通孔102c。

在一些实施例中，介电层102a包含一或多个介电层。在一些实施例中，介电层102a包含二氧化硅、掺氟二氧化硅、掺碳二氧化硅、多孔二氧化硅、具有低介电常数(低k)的介电材料、具有超低介电常数(ulk)的介电材料、具有大体上小于二氧化硅的介电常数的介电常数的介电材料、具有大体上小于4的介电常数的介电材料。

在一些实施例中，导电部件102b及导电导通孔102c经配置以电连接到导通孔101c或第一导电凸块101e。在一些实施例中，导电部件102b及导电导通孔102c电连接到放置于衬底101上方或内的电路。在一些实施例中，导电部件102b电耦合到导电导通孔102c。在一些实施例中，导电部件102b在介电层102a内横向延伸，且导电导通孔102c在介电层102a内垂直延伸。在一些实施例中，导电部件102b及导电导通孔102c包含例如金、银、铜、镍、钨、铝、锡及/或其合金的导电材料。

在一些实施例中，导电部件102b包含第一导电部件102b-1及第二导电部件102b-2。在一些实施例中，第一导电部件102b-1及第二导电部件102b-2经形成或放置于介电层102a内。在一些实施例中，第一导电部件102b-1及第二导电部件102b-2经形成为彼此相邻。在一些实施例中，介电质在第一导电部件102b-1与第二导电部件102b-2之间。在一些实施例中，第一导电部件102b-1与第二导电部件102b-2水平对准。在一些实施例中，第一导电部件102b-1及第二导电部件102b-2电连接到对应导电导通孔102c。在一些实施例中，导通孔101c电连接到第一导电部件102b-1、第二导电部件102b-2。

在一些实施例中，第一导电部件102b-1经配置以将电信号转换成一电磁信号。在一些实施例中，第一导电部件102b-1经配置以将电磁信号传输到第二导电部件102b-2。在一些实施例中，第二导电部件102b-2经配置以从第一导电部件102b-1接收电磁信号。在一些实施例中，第二导电部件102b-2经配置以将电磁信号转换成一电信号。在一些实施例中，第一导电部件102b-1是第一传输电极，且第二导电部件102b-2是第一接收电极。在一些实施例中，电磁信号是非可见辐射，例如微波、无线电波等。在一些实施例中，电磁信号是不可见光。

在一些实施例中，导电部件102b包含第三导电部件102b-3及第四导电部件102b-4。在一些实施例中，第三导电部件102b-3及第四导电部件102b-4经放置或形成于介电层102a内。在一些实施例中，第三导电部件102b-3及第四导电部件102b-4经形成为彼此相邻。在一些实施例中，第三导电部件102b-3与第四导电部件102b-4水平对准。在一些实施例中，第三导电部件102b-3及第四导电部件102b-4分别电连接到第一导电部件102b-1及第二导电部件102b-2。

在一些实施例中，第三导电部件102b-3经放置为与第一导电部件102b-1相对，且第四导电部件102b-4经放置为与第二导电部件102b-2相对。在一些实施例中，第一导电部件102b-1与第三导电部件102b-3可成对操作，且第二导电部件102b-2与第四导电部件102b-4可成对操作。

在一些实施例中，第三导电部件102b-3经配置以将电信号转换成电磁信号且将所述电磁信号传输到第二导电部件102b-2或第四导电部件102b-4。在一些实施例中，第四导电部件102b-4经配置以从第一导电部件102b-1或第三导电部件102b-3接收电磁信号且将所述电磁信号转换成电信号。在一些实施例中，第三导电部件102b-3是第二传输电极，且第四导电部件102b-4是第二接收电极。在一些实施例中，第二传输电极经放置为与第一传输电极相对，且第二接收电极经放置为与第一接收电极相对。在一些实施例中，第一导电部件102b-1具有类似于第三导电部件102b-3的配置，且第二导电部件102b-2具有类似于第四导电部件102b-4的配置。

在一些实施例中，将可以进行高速传输互连信号的波导103放置于互连结构102的介电层102a内。在一些实施例中，将波导103放置在导电部件102b的两者之间。在一些实施例中，将波导103放置在第一导电部件102b-1与第二导电部件102b-2之间或在第三导电部件102b-3与第四导电部件102b-4之间。在一些实施例中，波导103耦合到第一导电部件102b-1及第二导电部件102b-2。在一些实施例中，波导103耦合到第三导电部件102b-3及第四导电部件102b-4。在一些实施例中，波导103在介电层102a内横向延伸。在一些实施例中，波导103的厚度大于约1μm。例如，波导103的厚度可为从约2μm到约100μm。在一些实施例中，波导103的宽度为约20μm到约1mm。在一些实施例中，波导103的宽度为约波导103的厚度的10倍。

在一些实施例中，可以进行高速传输互连信号的波导103包含第一末端103a及与所述第一末端103a相对的第二末端103b。在一些实施例中，第一末端103a耦合到第一导电部件102b-1或第三导电部件102b-3，且第二末端103b耦合到第二导电部件102b-2或第四导电部件102b-4。在一些实施例中，第一末端103a被第一导电部件102b-1及第三导电部件102b-3包围，且第二末端103b被第二导电部件102b-2及第四导电部件102b-4包围。

波导103经配置以将电磁信号从导电部件102b的一者传输到导电部件102b的另一者。在一些实施例中，在波导103内传输电磁信号。在一些实施例中，波导103经配置以在波导103内将电磁信号从第一导电部件102b-1传输到第二导电部件102b-2或从第三导电部件102b-3传输到第四导电部件102b-4。在一些实施例中，电磁信号是非可见辐射，例如微波、无线电波等。在一些实施例中，电磁信号是不可见光。

在一些实施例中，将来自第一导电部件102b-1的电信号转换成电磁信号，且电磁信号透过可以进行高速传输互连信号的波导103从第一导电部件102b-1传输到第二导电部件102b-2，且电磁信号在第二导电部件102b-2处转换回成电信号。因而，电信号透过可以进行高速传输互连信号的波导103从第一导电部件102b-1传输到第二导电部件102b-2。在一些实施例中，波导103经配置以依大于1吉赫(ghz)的频率传输电磁信号。在一些实施例中，电磁信号的传输速度大体上大于1十亿位组/秒(gb/s)。

当波导103的厚度过大时，光学波导归因于热、外部应力等的变形最终可能导致低良率。为缓解此问题，波导103经配置以具有层压结构。请参考图1a，图1a是图解说明根据本揭露的一些实施例的半导体结构100的波导103的放大剖面图的图式。波导103包含第一波导层103_1、第二波导层103_2及插入于所述第一波导层103_1与所述第二波导层103_2之间的粘着层103_3。粘着层103_3的上表面可与第二波导层103_2的下表面接触，且粘着层103_3的下表面可与第一波导层103_1的上表面接触，如图1a中展示。在一些实施例中，波导103可包含毯覆式保形形成于第二波导层103_2的上表面上的另一粘着层，且所述另一粘着层可由与粘着层103_3的材料相同或类似的材料组成。在一些实施例中，波导103可包含毯覆式保形形成于第一波导层103_1的下表面上的又另一粘着层，且所述又另一粘着层可由与粘着层103_3的材料相同或类似的材料组成。在一些实施例中，可能存在多于两个层压波导层。换句话说，波导103可包含n个层压波导层及插入其间的(n－1)个粘着层，其中n大于2。粘着层的总厚度是约波导层的总厚度的十分之一。

在一些实施例中，第一波导层103_1及第二波导层103_2可以是具有相同厚度(例如，约1μm)的毯覆式保形层。粘着层103_3可以是具有约第一波导层103_1或第二波导层103_2的厚度的十分之一的厚度的毯覆式保形层。例如，粘着层103_3的厚度可为约0.1μm。第一波导层103_1、第二波导层103_2及粘着层103_3可由介电材料组成。特定地说，第一波导层103_1的介电材料及第二波导层103_2的介电材料可能大体上相同。粘着层103_3的介电材料可不同于第一波导层103_1及第二波导层103_2的介电材料。第一波导层103_1及第二波导层103_2的介电常数大体上大于介电层102a及粘着层103_3的介电常数。因此，进入波导103中的电磁信号可在第一波导层103_1及第二波导层103_2内通过总内部反射而反射。

在一些实施例中，粘着层103_3包含二氧化硅。在一些实施例中，第一波导层103_1及第二波导层103_2包含氮化硅或碳化硅。在一些其它实施例中，第一波导层103_1及第二波导层103_2包含通过任何适合沉积(例如化学气相沉积(cvd)、等离子体辅助cvd(pecvd)、低气压cvd(sacvd)、大气压力cvd(apcvd)、金属有机cvd(mocvd)、激光cvd(lcvd)等)而沉积的低温(例如，180℃)二氧化硅(cvd-sio2)、氮化硅(sinx)或氮氧化硅(sioxny)。在一些实施例中，第一波导层103_1及第二波导层103_2包含通过lcvd、电子束(例如，电子枪)蒸镀等沉积的低温(例如，＜240℃)二氧化钛(tio2)。在一些实施例中，第一波导层103_1及第二波导层103_2包含低温(例如，210℃)高k介电材料，例如zro2-al2o3-zro2、二氧化锆(zro2)、氧化铝(al2o3)、氧化铪(hfox)、硅酸铪(hfsiox)、钛酸锆(zrtiox)、氧化钽(taox)等的层压层。在一些实施例中，第一波导层103_1及第二波导层103_2包含钛酸锶(具有约100到约200的介电常数(k)的srtio3)、钛酸钡(具有约500的介电常数(k)的batio3)、钛酸锶钡(具有约500到约12000的介电常数(k)的basrtio3)、钛酸锆铅(具有约1000到约5000的介电常数(k)的pbzrtio3)。

在一些实施例中，将第一裸片104放置于互连结构102上方。在一些实施例中，将第一裸片104放置于第一导电部件102b-1或第三导电部件102b-3上方。在一些实施例中，第一裸片104经制造为具有所述第一裸片104内的预定功能电路。在一些实施例中，第一裸片104通过机械或激光刀片从半导体晶片单粒化。在一些实施例中，第一裸片104包含适于特定应用的各种电路。在一些实施例中，电路包含各种装置，例如晶体管、电容器、电阻器、二极管及/或类似者。在一些实施例中，第一裸片104是逻辑装置裸片、中央处理单元(cpu)裸片、图形处理单元(gpu)裸片、移动电话应用程序处理(ap)裸片或类似者。在一些实施例中，第一裸片104是将全部电子组件集成到单一裸片中的系统单芯片(soc)。在一些实施例中，第一裸片104是裸片、芯片或封装。在一些实施例中，第一裸片104具有呈四边形形状、矩形形状或方形形状的顶部剖面(来自如图1中展示的半导体结构100的俯视图的剖面)。

在一些实施例中，第一裸片104是传输裸片或驱动器裸片。在一些实施例中，第一裸片104包含传输电路或传输器。在一些实施例中，第一裸片104的传输电路经配置以产生电信号。在一些实施例中，第一裸片104电连接到第一导电部件102b-1或第三导电部件102b-3。在一些实施例中，电信号从第一裸片104传输到第一导电部件102b-1或第三导电部件102b-3。

在一些实施例中，第一裸片104透过重布层(rdl)106及第二导电凸块107电连接到第一导电部件102b-1或第三导电部件102b-3。在一些实施例中，rdl106经放置或形成于互连结构102上方。在一些实施例中，rdl106经配置以将从第一裸片104到导电部件102的电路的路径重新布线，以便重布第一裸片104的i/o端子。

在一些实施例中，rdl106包含第二介电层106a及第二衬垫106b。在一些实施例中，第二介电层106a经放置或沉积于介电层102a上方。在一些实施例中，第二衬垫106b从第二介电层106a部分暴露。在一些实施例中，第二衬垫106b电连接到导电导通孔102c或导电部件102b。在一些实施例中，第二衬垫106b延伸到介电层102a中。在一些实施例中，第二衬垫106b的一部分被介电层102a包围。在一些实施例中，第二介电层106a包含例如氧化硅、氮化硅、碳化硅、氮氧化硅或类似者的介电材料。在一些实施例中，第二衬垫106b包含例如金、银、铜、镍、钨、铝、钯及/或其合金的导电材料。

在一些实施例中，在互连结构102与第一裸片104之间放置或制造第二导电凸块107。在一些实施例中，将第二导电凸块107放置在rdl106与第一裸片104之间。在一些实施例中，第一裸片104通过第二导电凸块107电连接到导电部件102b或第二衬垫106b。在一些实施例中，第二导电凸块107呈圆柱形、球形或半球形形状。在一些实施例中，第二导电凸块107是焊料接头、焊料凸块、焊球、球栅阵列(bga)球、受控塌陷芯片连接(c4)凸块或类似者。在一些实施例中，第二导电凸块107是导电柱或杆。在一些实施例中，第二导电凸块107包含例如铅、锡、铜、金、镍等的金属。

在一些实施例中，将第二裸片105放置于互连结构102上方。在一些实施例中，将第二裸片105放置为相邻于第一裸片104。在一些实施例中，将第二裸片105放置于第二导电部件102b-2或第四导电部件102b-4上方。在一些实施例中，所述第二裸片105经制造为具有第二裸片105内的预定功能电路。在一些实施例中，第二裸片105通过机械或激光刀片从半导体晶片单粒化。在一些实施例中，第二裸片105包含适于特定应用的各种电路。在一些实施例中，电路包含各种装置，例如晶体管、电容器、电阻器、二极管及/或类似者。在一些实施例中，第二裸片105是高带宽存储器(hbm)裸片。在一些实施例中，第二裸片105是裸片、芯片或封装。在一些实施例中，第二裸片105具有呈四边形形状、矩形形状或方形形状的顶部剖面(来自如图1中展示的半导体结构100的俯视图的剖面)。

在一些实施例中，第二裸片105是接收裸片或接收器裸片。在一些实施例中，第二裸片105包含接收电路或接收器。在一些实施例中，第二裸片105的接收电路经配置以接收电信号。在一些实施例中，第二裸片105电连接到第二导电部件102b-2或第四导电部件102b-4。在一些实施例中，将从第一裸片104产生的电信号转换成电磁信号，且所述电磁信号在波导103内从第一裸片104传输到第二导电部件102b-2或第四导电部件102b-4，且将所述电磁信号转换成通过第二裸片105接收的电信号，使得来自第一裸片104的电信号透过波导103传输到第二裸片105。

在一些实施例中，第二裸片105透过重布层(rdl)106及第二导电凸块107电连接到第二导电部件102b-2或第四导电部件102b-4。在一些实施例中，第二裸片105透过第二导电凸块107电连接到rdl106的第二衬垫106b。在一些实施例中，将第二导电凸块107放置在互连结构102与第二裸片105之间。在一些实施例中，将第二导电凸块107放置在rdl106与第二裸片105之间。在一些实施例中，将第二裸片105放置于第二导电部件102b-2上方。

在一些实施例中，底胶材料108经放置或施配于rdl106、互连结构102及衬底101上方。在一些实施例中，底胶材料108包围第二导电凸块107。在一些实施例中，底胶材料108填充两个相邻第二导电凸块107之间的间隔。在一些实施例中，第一裸片104的侧壁或第二裸片105的侧壁与底胶材料108接触。在一些实施例中，底胶材料108是用于保护第二导电凸块107或固定第一裸片104与rdl106之间或第二裸片105与rdl106之间的接合的电绝缘粘着剂。在一些实施例中，底胶材料108包含环氧树脂、树脂、环氧树脂模塑料等。

在一些实施例中，将成型件109放置于rdl106、互连结构102及衬底101上方。在一些实施例中，成型件109包围第一裸片104及第二裸片105。在一些实施例中，成型件109覆盖底胶材料108。在一些实施例中，将成型件109的一部分放置在第一裸片104与第二裸片105之间。在一些实施例中，将成型件109的部分放置于波导103上方。在一些实施例中，第一裸片104的表面或第二裸片105的表面从成型件109暴露。在一些实施例中，成型件109与第一裸片104的侧壁或第二裸片105的侧壁接触。在一些实施例中，成型件109可以是单层膜或复合堆叠。在一些实施例中，成型件109包含各种材料，例如模塑料、成型底胶、环氧树脂、树脂或类似者。在一些实施例中，成型件109具有高导热性、低吸水率及高挠曲强度。

图2是根据本揭露的各个实施例的半导体结构200的示意性剖面图。在一些实施例中，半导体结构200包含衬底101、互连结构102、波导103、第一裸片104及第二裸片105，其具有与上文中描述或图1中图解说明的配置类似的配置。在一些实施例中，导通孔101c被介电层102a包围。在一些实施例中，介电层102a经放置或沉积在导通孔101c与衬底101之间。

在一些实施例中，半导体结构200包含第二衬底201及放置或形成于所述第二衬底201上方的接垫201a。在一些实施例中，将衬底101放置于第二衬底201上方。在一些实施例中，在接垫201a上方放置或制造第一导电凸块101e。在一些实施例中，接垫201a电耦合到第一导电凸块101e。在一些实施例中，第一裸片104及第二裸片105透过第一导电凸块101e电连接到第二衬底201。

在一些实施例中，第二衬底201经制造为具有其上的预定功能电路。在一些实施例中，第二衬底201包含放置于所述第二衬底201内的数个导电迹线及数个电气组件，例如晶体管、二极管等。在一些实施例中，第二衬底201包含例如硅的半导电材料。在一些实施例中，第二衬底201是硅衬底。在一些实施例中，第二衬底201是印刷电路板(pcb)。在一些实施例中，接垫201a包含例如金、银、铜、镍、钨、铝、钯及/或其合金的导电材料。

图3是根据本揭露的一些实施例的半导体结构100的示意图。在一些实施例中，半导体结构100包含传输电路301及接收电路305。在一些实施例中，将传输电路301放置在第一裸片104中，且将接收电路305放置在第二裸片105中。

在一些实施例中，传输电路301是驱动器电路。在一些实施例中，传输电路301包含第一源极s1、第一漏极d1及第一栅极g1。在一些实施例中，第一源极s1电接地。在一些实施例中，传输电路301经配置以将输入信号in接收到第一栅极g1，透过传输线302将电信号从第一漏极d1输出到传输耦合元件303a。在一些实施例中，将传输耦合元件303a放置于第一导电部件102b-1或第三导电部件102b-3上方或中。在一些实施例中，传输耦合元件303a包含第一传输耦合元件303a-1及第二传输耦合元件303a-2。在一些实施例中，传输耦合元件303a包含例如金、银、铜、镍、钨、铝、钯及/或其合金的导电材料。在一些实施例中，第一传输耦合元件303a-1及第二传输耦合元件303a-2放置成彼此相对。在一些实施例中，第二传输耦合元件303a-2电接地。在一些实施例中，波导103的第一末端103a被传输耦合元件303a包围。在一些实施例中，从传输线302到第一传输耦合元件303a-1的电信号产生对应于所述电信号的电磁信号，且所述电磁信号从波导103的第一末端103a传输到第二末端103b。

在一些实施例中，接收电路305是接收器电路。在一些实施例中，接收电路305包含第二源极s2、第二漏极d2及第二栅极g2。在一些实施例中，第二源极s2电接地。在一些实施例中，接收电路305经配置以将电信号从接收耦合元件303b接收到第二栅极g2且从第二漏极d2输出输出信号out。在一些实施例中，将接收耦合元件303b放置于第二导电部件102b-2或第四导电部件102b-4上方或中。在一些实施例中，接收耦合元件303b包含第一接收耦合元件303b-1及第二接收耦合元件303b-2。在一些实施例中，接收耦合元件303b包含例如金、银、铜、镍、钨、铝、钯及/或其合金的导电材料。在一些实施例中，第一接收耦合元件303b-1及第二接收耦合元件303b-2放置成彼此相对。在一些实施例中，第二接收耦合元件303b-2电接地。在一些实施例中，波导103的第二末端103b被接收耦合元件303b包围。在一些实施例中，来自波导103的电磁信号在接收耦合元件303b处转换成电信号，且所述电信号透过接收线304传输到第二栅极g2。

在本揭露中，还揭露一种制造可以进行高速传输互连信号的半导体结构(100或200)的方法。在一些实施例中，通过方法400形成半导体结构(100或200)。方法400包含若干操作且描述及图解说明不被视为作为操作的序列的限制。图4是制造半导体结构(100或200)的方法400的实施例。方法400包含若干操作(401、402、403、404、405、406、407、408及409)。

在操作401中，提供或接收衬底101，如图4a及图4b中展示。在一些实施例中，衬底101是半导电衬底。在一些实施例中，衬底101是硅衬底或硅中介物。在一些实施例中，衬底101包含第一表面101a及与所述第一表面101a相对的第二表面101b。在一些实施例中，衬底101具有类似于上文中描述或图1或图2中图解说明的配置的配置。

在一些实施例中，形成延伸穿过衬底101的至少一部分的导通孔101c。在一些实施例中，导通孔101c延伸于第一表面101a与第二表面101b之间。在一些实施例中，导通孔101c是贯穿硅导通孔(tsv)。在一些实施例中，通过如图4a中展示般去除衬底101的一部分以形成第一凹槽110，且如图4b中展示般将导电材料形成到第一凹槽110中以形成导通孔101c而形成导通孔101c。在一些实施例中，衬底101的部分的去除包含光刻、蚀刻或任何其它适合操作。在一些实施例中，导电材料的形成包含溅镀、电镀或任何其它适合操作。在一些实施例中，导通孔101c具有类似于上文中描述或图1或图2中图解说明的配置的配置。在一些实施例中，在导电材料形成到第一凹槽110中之前在衬底101上方且沿着第一凹槽110的侧壁沉积介电材料。在一些实施例中，介电材料包围导通孔101c。在一些实施例中，介电材料经沉积在导通孔101c与衬底101之间。

在操作402中，介电层102a的第一层经沉积于衬底101上方，如图4c中展示。在一些实施例中，介电层102a的第一层是低介电常数电隔离层。在一些实施例中，介电层102a的第一层包含二氧化硅、掺氟二氧化硅、掺碳二氧化硅、多孔二氧化硅、具有低介电常数(低k)的介电材料、具有超低介电常数(ulk)的介电材料、具有大体上小于二氧化硅的介电常数的介电常数的介电材料、具有大体上小于4的介电常数的介电材料。在一些实施例中，通过旋涂、化学气相沉积(cvd)、等离子体辅助cvd(pecvd)、高密度等离子体cvd(hdpcvd)或任何其它适合操作沉积介电层102a。

在一些实施例中，在介电层102a的第一层的沉积之后形成一些导电部件102b及一些导电导通孔102c。在一些实施例中，在介电层102a的第一层内形成一些导电部件102b及一些导电导通孔102c。在一些实施例中，形成包含第三导电部件102b-3及第四导电部件102b-4的一些导电部件102b。在一些实施例中，通过去除介电层102a的第一层的一部分且放置导电材料而形成一些导电部件102b。在一些实施例中，介电层102a的部分的去除包含光刻、蚀刻或任何其它适合操作。在一些实施例中，导电材料的形成包含溅镀、电镀或任何其它适合操作。在一些实施例中，导电部件102b具有类似于上文中描述或图1或图2中图解说明的配置的配置。

在一些实施例中，在介电层102a的第一层内形成一些导电导通孔102c。在一些实施例中，去除介电层102a的一部分且形成导电材料而形成导电导通孔102c。在一些实施例中，介电层102a的部分的第一层的去除包含光刻、蚀刻或任何其它适合操作。在一些实施例中，导电材料的形成包含溅镀、电镀或任何其它适合操作。在一些实施例中，导电导通孔102c具有类似于上文中描述或图1或图2中图解说明的配置的配置。在一些实施例中，分别或同时形成一些导电部件102b及一些导电导通孔102c。

在操作403到操作405中，在介电层102a内形成可以进行高速传输互连信号的波导103，如图4d到4j中展示。在一些实施例中，在一些导电部件102b或一些导电导通孔102c上方形成波导103。在一些实施例中，波导103经沉积于第三导电部件102b-3及第四导电部件102b-4上方。在一些实施例中，在第三导电部件102b-3与第四导电部件102b-4之间形成波导103。在一些实施例中，波导103耦合到第三导电部件102b-3及第四导电部件102b-4。

在一些实施例中，通过首先将波导材料毯覆式沉积于介电层102a的第一层上方以形成第一波导层103_1c而形成波导103，如图4d中展示。接着，将介电材料毯覆式沉积于第一波导层103_1c上方以形成图4e中的粘着层103_3c。接着，将与第一波导层103_1c相同或类似的波导材料再次毯覆式沉积于粘着层103_3c上方以形成图4f中的第二波导层103_2c。如图4g中展示，光阻剂层103d如图4g中展示般图案化于第二波导层103_2c上方，且去除从光阻剂层103d暴露的第一波导层103_1c、粘着层103_3c及第二波导层103_2c的波导材料及介电材料的一部分以形成波导103，如图4h中展示。可在形成波导103之后去除光阻剂层103d，如图4i中展示。在一些实施例中，波导材料具有大体上大于介电材料的介电常数的介电常数。在一些实施例中，波导材料的放置包含旋涂、化学气相沉积(cvd)、等离子体辅助cvd(pecvd)、高密度等离子体cvd(hdpcvd)、低气压cvd(sacvd)、大气压力cvd(apcvd)、金属有机cvd(mocvd)、激光cvd(lcvd)、电子束(例如，电子枪)蒸镀或任何其它适合操作。在一些实施例中，介电层102a的第二层经沉积于衬底101上方以包围波导103，如图4j中展示。在一些实施例中，介电层102a的第二层经沉积以覆盖波导103，且接着通过平坦化、化学机械抛光(cmp)或任何其它适合操作薄化以暴露波导103。在一些实施例中，介电层102a的第二层类似于所述介电层102a的第一层。在一些实施例中，波导103具有类似于上文中描述或图1、图2或图3中图解说明的配置的配置。

在操作406中，在介电层102a内形成第一导电部件102b-1或第二导电部件102b-2，如图4k中展示。在一些实施例中，形成包含第一导电部件102b-1及第二导电部件102b-2的一些导电部件102b。在一些实施例中，在形成第三导电部件102b-3及第四导电部件102b-4之后但在形成第一导电部件102b-1及第二导电部件102b-2之前形成波导103。在一些实施例中，在第一导电部件102b-1与第二导电部件102b-2之间形成波导103。在一些实施例中，波导103耦合到第一导电部件102b-1及第二导电部件102b-2。

在一些实施例中，通过去除介电层102a的第二层的一部分且形成导电材料而形成第一导电部件102b-1或第二导电部件102b-2。在一些实施例中，介电层102a的第二层的部分的去除包含光刻、蚀刻或任何其它适合操作。在一些实施例中，导电材料的放置包含溅镀、电镀或任何其它适合操作。在一些实施例中，第一导电部件102b-1及第二导电部件102b-2具有类似于上文中描述或图1或图2中图解说明的配置的配置。在一些实施例中，在衬底101上方形成包含介电层102a、导电部件102b及导电导通孔102c的互连结构102。在一些实施例中，将波导103放置于互连结构102内。在一些实施例中，在形成波导103之后形成一些导电部件102b或一些导电导通孔102c。

在一些实施例中，如图4l中展示，在形成波导103之后在互连结构102上方形成rdl106。在一些实施例中，形成包含第二介电层106a及一第二衬垫106b的rdl106。在一些实施例中，第二衬垫106b形成于导电部件102b上方且电连接到导电部件102b。在一些实施例中，通过将导电材料放置于介电层102a及导电部件102b上方而形成第二衬垫106b。在一些实施例中，通过溅镀、电镀或任何其它适合操作形成第二衬垫106b。

在一些实施例中，将第二介电层106a放置于介电层102a上方。在一些实施例中，通过旋涂、化学气相沉积(cvd)、等离子体辅助cvd(pecvd)、高密度等离子体cvd(hdpcvd)或任何其它适合操作沉积第二介电层106a。在一些实施例中，去除第二介电层106a的一些部分以至少部分暴露第二衬垫106b。在一些实施例中，通过光刻、蚀刻或任何其它适合操作去除第二介电层106a的一些部分。在一些实施例中，第二介电层106a及第二衬垫106b具有类似于上文中描述或图1或图2中图解说明的配置的配置。

在一些实施例中，在第二衬垫106b上方制造第二导电凸块107，如图4l中展示。在一些实施例中，第二导电凸块107与第二衬垫106b接合。在一些实施例中，通过植球(balldropping)、上焊料、模板印刷或任何其它适合操作制造第二导电凸块107。在一些实施例中，第二导电凸块107在形成之后回焊。

在操作407中，将第一裸片104放置于介电层102a上方，如图4m中展示。在一些实施例中，第一裸片104经接合于衬底101上方。在一些实施例中，第一裸片104是逻辑装置裸片、中央处理单元(cpu)裸片、图形处理单元(gpu)裸片、移动电话应用程序处理(ap)裸片或类似者。在一些实施例中，第一裸片104是将全部电子组件集成到单一裸片中的系统单芯片(soc)。在一些实施例中，第一裸片104是传输裸片或驱动器裸片。在一些实施例中，第一裸片104包含传输电路或传输器。在一些实施例中，第一裸片104的传输电路经配置以产生电信号。在一些实施例中，第一裸片104电连接到第一导电部件102b-1或第三导电部件102b-3。在一些实施例中，电信号从第一裸片104传输到第一导电部件102b-1或第三导电部件102b-3。在一些实施例中，第一裸片104具有类似于上文中描述或图1或图2中图解说明的配置的配置。

在一些实施例中，第一裸片104透过第二导电凸块107电连接到导电部件102b或导电导通孔102c。在一些实施例中，将第二导电凸块107放置在第一裸片104与介电层102a之间以将第一裸片104电连接到第一导电部件102b-1或第三导电部件102b-3。在一些实施例中，第二导电凸块107与第二衬垫106b接合，使得第一裸片104电连接到导通孔101c、导电部件102b或导电导通孔102c。在一些实施例中，来自第一裸片104的电信号透过第二导电凸块107传输到第一导电部件102b-1或第三导电部件102b-3。

在操作408中，将第二裸片105放置于介电层102a上方，如图4m中展示。在一些实施例中，将第二裸片105放置为相邻于第一裸片104。在一些实施例中，第二裸片105经接合于衬底101上方。在一些实施例中，第二裸片105是高带宽存储器(hbm)裸片。在一些实施例中，第二裸片105是接收裸片或接收器裸片。在一些实施例中，第二裸片105包含接收电路或接收器。在一些实施例中，第二裸片105的接收电路经配置以接收电信号。在一些实施例中，第二裸片105电连接到第二导电部件102b-2或第四导电部件102b-4。在一些实施例中，将从第一裸片104产生的电信号转换成电磁信号，且所述电磁信号在波导103内从第一裸片104传输到第二导电部件102b-2或第四导电部件102b-4，且将所述电磁信号转换成通过第二裸片105接收的电信号，使得来自第一裸片104的电信号透过波导103传输到第二裸片105。在一些实施例中，第二裸片105具有类似于上文中描述或图1或图2中图解说明的配置的配置。

在一些实施例中，第二裸片105透过第二导电凸块107电连接到导电部件102b或导电导通孔102c。在一些实施例中，将第二导电凸块107放置在第二裸片105与介电层102a之间以将第二裸片105电连接到第二导电部件102b-2或第四导电部件102b-4。在一些实施例中，第二导电凸块107与第二衬垫106b接合，使得第二裸片105电连接到导通孔101c、导电部件102b或导电导通孔102c。在一些实施例中，通过第二裸片105透过第二导电凸块107接收透过波导103、第三导电部件102b-3或第四导电部件102b-4传输的电信号。

在一些实施例中，如图4n中展示，在放置第一裸片104及第二裸片105之后，放置底胶材料108以包围第二导电凸块107。在一些实施例中，底胶材料108包围第一裸片104及第二裸片105且填充相邻第二导电凸块107之间的间隙。在一些实施例中，通过流动、注入或任何其它适合操作放置底胶材料108。在一些实施例中，底胶材料108具有类似于上文中描述或图1或图2中图解说明的配置的配置。

在操作409中，形成成型件109，如图4o中展示。在一些实施例中，在rdl106、互连结构102及衬底101上方形成成型件109。在一些实施例中，成型件109包围第一裸片104、第二裸片105、底胶材料108及第二导电凸块107。在一些实施例中，通过转移成型、注入成型、包覆成型或任何其它适合操作形成成型件109。在一些实施例中，成型件109经研磨以暴露第一裸片104或第二裸片105的表面。在一些实施例中，通过研磨、平坦化、化学机械抛光(cmp)或任何其它适合操作而研磨成型件109。在一些实施例中，成型件109具有类似于上文中描述或图1或图2中图解说明的配置的配置。

在一些实施例中，从第二表面101b研磨衬底101以暴露导通孔101c，如图4o中展示。在一些实施例中，第二表面101b经研磨以变成新第二表面101b'。在一些实施例中，载体通过粘着剂暂时附接到第一裸片104、第二裸片105及成型件109，且接着从第二表面101b研磨衬底101。在一些实施例中，载体包含硅或玻璃。在一些实施例中，粘着剂是光热转换(lthc)离型膜或类似者。在一些实施例中，通过背侧研磨、cmp或任何其它适合操作研磨衬底101。

参考回到图1，第一衬垫101d可形成于衬底101的第二表面101b'上且可电连接到导通孔101c。在一些实施例中，通过将导电材料放置于衬底101的第二表面101b'上而形成第一衬垫101d。在一些实施例中，导电材料的形成包含溅镀、电镀或任何其它适合操作。

在一些实施例中，在第一衬垫101d上于与衬底101相对的一侧处制造第一导电凸块101e。在一些实施例中，第一导电凸块101e透过导通孔101c电连接到导电部件102b。在一些实施例中，第一导电凸块101e透过导通孔101c电连接到第一导电部件102b-1、第二导电部件102b-2、第三导电部件102b-3或第四导电部件102b-4。在一些实施例中，在形成波导103之前或之后放置第一导电凸块101e。在一些实施例中，在放置第一裸片104及第二裸片105之前放置第一导电凸块101e。在一些实施例中，通过植球、上焊料、模板印刷或任何其它适合操作制造第一导电凸块101e。在一些实施例中，第一导电凸块101e在制造之后回焊。

还可包含其它构件及工艺。举例来说，可包含测试结构以辅助3d封装或3dic装置的验证测试。测试结构可包含(举例来说)形成于重布层中或衬底上的测试垫，其允许3d封装或3dic的测试、探针及/或探针卡的使用及类似者。可对中间结构以及最终结构执行验证测试。另外，本文中揭露的结构及方法可结合并入已知良好裸片的中间验证的测试方法论使用以增加良率且降低成本。

本揭露的一些实施例提供一种可以进行高速传输互连信号的半导体结构。所述半导体结构包含：衬底，其具有第一侧及与所述第一侧相对的第二侧；互连结构，其经放置于衬底的第一侧上，所述互连结构包含介电层、及所述介电层内的第一导电部件及第二导电部件；波导，其经放置在介电层内的第一导电部件与第二导电部件之间，所述可以进行高速传输互连信号的波导包含第一波导层、第二波导层及介于所述第一波导层与所述第二波导层之间的粘着层；其中波导耦合到第一导电部件及第二导电部件。

本揭露的一些实施例提供一种可以进行高速传输互连信号的半导体结构。所述半导体结构包含：衬底，其具有第一侧及与所述第一侧相对的第二侧；导通孔，其通过衬底；互连结构，其经放置于衬底的第一侧上方且包含介电层、所述介电层内的第一传输电极及所述介电层内的第一接收电极；波导，其经放置在介电层内的第一导电部件与第二导电部件之间，所述可以进行高速传输互连信号的波导包含多个波导层及插入其间的多个粘着层；传输裸片，其经放置在衬底的第一侧处及在互连结构上方且包含电连接到第一传输电极的传输电路；及接收裸片，其经放置在衬底的第一侧处及在互连结构上方且包含电连接到第一接收电极的接收电路，其中导通孔耦合到第一传输电极或第一接收电极，传输电路经配置以产生电信号，接收电路经配置以接收电信号，电信号可转换成可透过波导从第一传输电极传输到第一接收电极的电磁信号。

本揭露的一些实施例提供一种制造可以进行高速传输互连信号的半导体结构的方法。所述方法包含：提供衬底；将介电层沉积于衬底上方；在介电层上方形成可以进行高速传输互连信号的第一波导层；在第一波导层上方形成粘着层；在粘着层上方形成第二波导层；在第二波导层上方形成第一导电部件及第二导电部件。

前述内容概括数项实施例的特征，使得所属领域的技术人员可更优选地理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为用于设计或修改用于实行本文中介绍的实施例的相同目的及/或达成相同优点的其它工艺及结构的基础。所属领域的技术人员还应了解，这些效构造不背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下在本文中作出各种改变、置换及更改。

符号说明

100半导体结构

101衬底

101a第一表面

101b第二表面

101b'第二表面

101c导通孔

101d第一衬垫

101e第一导电凸块

102互连结构

102a介电层

102b导电部件

102b-1第一导电部件

102b-2第二导电部件

102b-3第三导电部件

102b-4第四导电部件

102c导电导通孔

103波导

103_1第一波导层

103_1c第一波导层

103_2第二波导层

103_2c第二波导层

103_3粘着层

103_3c粘着层

103a第一末端

103b第二末端

103d光阻剂层

104第一裸片

105第二裸片

106重布层(rdl)

106a第二介电层

106b第二衬垫

107第二导电凸块

108底胶材料

109成型件

110第一凹槽

200半导体结构

201第二衬底

201a接垫

301传输电路

302传输线

303a-1第一传输耦合元件

303b-1第一接收耦合元件

303b-2第二接收耦合元件

304接收线

305接收电路

400方法

401操作

402操作

403操作

404操作

405操作

406操作

407操作

408操作

409操作

d1第一漏极

d2第二漏极

g1第一栅极

g2第二栅极

s1第一源极

s2第二源极

in输入信号

out输出信号