本发明涉及一种绝缘栅双极晶体管及其制备方法。
背景技术
为了尽可能的提高igbt器件的性能，需要不断的降低其导通电阻，对于高压igbt来说，影响正向导通压降vce(on)的因素主要是jfet区域等效电阻rj和漂移区等效电阻rd，因此，现有技术一般都是通过降低这两部分电阻来进一步提高igbt的性能。
针对jfet区域电阻rj，目前主要有三类方法降低电阻rj：第一、增加jfet注入，增加jfet区域处载流子浓度，降低jfet电阻，但这种方法需要增加工艺步骤且效果不是非常明显；第二、使用采用沟槽栅代替平面栅结构，将平面栅中的jfet区域去除，这种方法直接去除了jfet这部分电阻，有效地增大了器件的电流密度，在低压igbt中得到了广泛地应用，但是这种方法制造工艺复杂，且沟槽栅的形貌及工艺控制对igbt的可靠性具有很大的影响，在高压igbt中并不常用；第三、在pbody区域下增加载流子存储层，提高载流子浓度，降低正向导通压降，但这种方法会引起器件击穿电压降低，改善有限；第四、通过增加平面栅的尺寸来降低jfet电阻，这种方法会降低器件的电流密度和击穿电压，需要优化设计。
针对漂移区电阻rd，主要通过降低漂移区厚度来降低电阻rd。迄今为止，主要有穿通型pt-igbt、非穿通型npt-igbt和场截止型fs-igbt三种结构，三者之间的主要差异是不同的衬底pn结结构和不同的漂移区厚度。相对穿通型pt-igbt和非穿通型npt-igbt来讲，场截止型fs-igbt具有最薄的厚度，其正向导通压降得到明显的下降，该结构在igbt产品中得到了广泛的应用。然而，随着半导体晶圆尺寸的不断提高，薄片设备的价格、工艺复杂程度以及很高的碎片率严重的限制了igbt性能的不断提升。
如图1a所示的专利201110225181.4和图1b所示的专利201110225680.3，通过注入的方式在pwell下方设置n型埋层，充当载流子存储层结构，在器件导通时可以提升漂移区载流子浓度，降低器件正向导通压降，但是这种方法会提高埋层位置处的电场，降低器件的反向击穿电压；
图1c所示的专利pct/jp2012/063687，在漂移区内设置重复的pnpn结构，降低漂移区的电场，提高正向导通时载流子浓度，来降低正向导通压降，该方法效果明显，但是制备方法复杂且成本非常高。
技术实现要素：
为了进一步降低绝缘栅双极晶体管igbt的导通压降，提高igbt的性能，本发明提出一种低导通压降的绝缘栅双极晶体管及其制备方法。本发明在n型衬底上通过增加一次n型离子注入，在原胞中充当载流子存储层，同时利用保护环p型注入，在原胞处形成pn电荷补偿结构，避免因n型离子注入引起的击穿电压降低，并且，n型离子注入提高了终端表面的杂质浓度，可以降低可动电荷对终端表面电场的影响，并提高了器件的耐压可靠性。
本发明的优点在于可以有效降低igbt的内阻，使其在系统线路中的损耗大幅降低，从而提高电源系统转换效率。
本发明低导通压降的绝缘栅双极晶体管主要包括：终端区域101、过渡区域102和原胞区域103。晶体管中间区域为原胞区域103，终端区域101围绕原胞区域103一圈，保证器件的击穿稳定性，原胞区域103与终端区域101过渡之处为过渡区域102。沿着原胞区域103、过渡区域102、终端区域101的纵向剖面，从下到上依次为：p+集电极层204、n+场截至层203、n漂移层202和表面pn+交替层201。
所述的p+集电极层204的掺杂浓度范围为5e15～3e16cm-3，掺杂厚度0.5～2μm，集电极效率较低，有利于少数载流子的抽取，开关频率高。
所述的n+场截至层203位于p+集电极层204之上n漂移层202之下，掺杂浓度范围为5e14～6e15cm-3，掺杂厚度为2～20μm，在器件阻断情况下，起到电场截止的作用。
所述的n漂移层202位于n+场截至层203之上、表面pn+交替层201之下，掺杂浓度范围为3e13～1e14cm-3，掺杂厚度为70～150μm，在器件阻断情况下承担主要压降。
所述表面pn+交替层201，p区214与n+区213横向左右交替相间设置，其特征在于：终端区域101的p区域218浮空，起分压环作用，n+区216可以降低可动电荷对表面电场的影响，降低器件高温漏电，提高器件击穿电压稳定性；过渡区域102的p区217与发射极金属相连，起到平衡电位的作用；原胞区域103的p区214与n+区213横向左右交替，相间设置，且掺杂总量基本相等。
所述表面pn+交替层201中，p区域214的浓度与n+区域213的浓度比为np/nn+＝0.8～1.2，p区域214与n+区域213深度比为tp/tn+＝0.9～1.0，p区域214上部pwell区域212深度与n+区域213的深度比为tpwell/tn+＝0.3～0.8，n+区域213的浓度比n漂移区域202高10～100倍。
所述原胞区域103内的表面pn+交替层201中，在p区214内设置p+掺杂区215，p+掺杂区215与发射极金属相连；在n+区213内设置pwell区212，pwell区212与p区214相连；在pwell区212内设置n++掺杂区211，n++掺杂区211与发射极金属相连。
本发明引入表面pn+交替层201，可以提高正向工作状态下的载流子浓度，降低导通电阻；同时，p区214与n+区213内掺杂电荷进行横向补偿，可降低横向电场，提高器件的耐压。
本发明低导通压降的绝缘栅双极晶体管制备方法包括以下步骤：
(1)在电阻率为20～100ohm.cm，厚度为300～700μm的n型衬底上，采用中束流离子注入机，注入剂量1e12～1e13cm-2、能量60～200kev的n型杂质离子，在衬底表面形成n+层；或者利用外延设备生长一层厚度为6～20μm，浓度为1e15～1e18cm-2的n型外延层；
(2)在经步骤(1)离子注入n型杂质离子或外延生长n型外延层的所述n型衬底上，采用p+掩模版，经过涂胶、曝光、湿法腐蚀、去胶等步骤，采用大束流离子注入机，注入剂量为1e13～1e15cm-2能量为80kev～300kev的p型杂质离子，得到圆片；
(3)对圆片进行清洗，在1150℃～1250℃，n2环境下，加热300～500min，在圆片表面形成6～20μm交替的pn+区；
之后再对圆片进行清洗，在1000℃～1100℃，o2环境下，加热120～240min，在圆片pn+区上形成
(4)采用active掩模版，圆片经过涂胶、曝光、湿法腐蚀、去胶，在900℃～1100℃，o2环境下，加热120～180min，在圆片上生长一层
(5)采用poly掩模版，圆片经过涂胶、曝光、干法腐蚀、去胶后，利用中束流离子注入机，注入剂量为1e13～1e14cm-2能量为80kev～180kev的p型杂质，再经过清洗后，在1100℃～1200℃，n2环境下，加热120～240min，形成pwell区212；
(6)采用nsd掩模版，圆片经过涂胶、曝光、干法腐蚀、去胶后，利用大束流离子注入机，注入剂量为1e15～1e16cm-2能量为80kev～120kev的n型杂质离子，再经过清洗后，在800℃～1000℃，n2环境下，加热30～60min，形成n++211区；
(7)利用pecvd设备，先后在圆片上沉积
(8)采用con掩模版，圆片经过涂胶、曝光、干法腐蚀、去胶后，利用lam90或其它干法刻蚀机腐蚀1～2μm硅，采用大束流离子注入机，注入剂量为5e14～1e15cm2能量为30kev～180kev的p型杂质离子，采用centru或apl等pvd设备溅射4～6μmalsicu金属，并采用metal掩模版刻蚀金属，形成发射极引线；
(9)采用pecvd设备，先后在圆片上沉积沉积
对圆片背面进行减薄，减薄至80～160μm后，在圆片背面采用中束流离子注入机，先注入剂量为5e12～1e14cm-2、能量为300kev～1200kev的n型杂质离子，再注入剂量为5e13～2e14cm-2、能量为60kev～120kev的p型杂质离子，然后在400℃～450℃，n2和h2环境下，加热60～120min，激活杂质离子形成衬底pn结，最后利用金属蒸发台，在圆片背面蒸发一层厚度为0.6～2μm的altiniag金属，形成集电极引线。
附图说明
图1a是专利201110225181.4的绝缘栅双极晶体管结构图；
图1b是专利的201110225680.3绝缘栅双极晶体管结构图；
图1c是专利pct/jp2012/063687绝缘栅双极晶体管结构图；
图2是本发明绝缘栅双极晶体管结构的俯视图；
图3是本发明绝缘栅双极晶体管结构的剖面图；
图4是本发明绝缘栅双极晶体管制备方法流程图；
图5是本发明绝缘栅双极晶体管制备方法步骤2后的结构剖面；
图6是本发明绝缘栅双极晶体管制备方法步骤3后的结构剖面；
图7是本发明绝缘栅双极晶体管制备方法步骤4后的结构剖面；
图8是本发明绝缘栅双极晶体管制备方法步骤6后的结构剖面；
图9是本发明绝缘栅双极晶体管制备方法步骤7后的结构剖面；
图10是本发明绝缘栅双极晶体管制备方法步骤8后的结构剖面；
图11是本发明绝缘栅双极晶体管制备方法步骤10后的结构剖面；
图12是本发明绝缘栅双极晶体管制备方法步骤11后的结构剖面；
图13是本发明绝缘栅双极晶体管制备方法步骤12后的结构剖面；
图中，101～终端区域；
102～过渡区域；
103～原胞区域；
201～表面pn+交替层；
202～n漂移层；
203～n+场截至层；
204～p+集电极层；
211～n++掺杂区；
212～pwell区；
213～位于原胞区域中处于表面pn+交替层中的n+区；
214～位于原胞区域中处于表面pn+交替层中的p区；
215～p+掺杂区；
216～pn+交替层中的n+区；
217～位于过渡区中的pn+交替层中的p区；
218～位于终端区域的pn+交替层中的p区；
219～钝化层。
具体实施方式
以下结合附图和具体实施方式对本发明做进一步说明。
如图2所示，本发明低导通压降的绝缘栅双极晶体管主要包括：终端区域101、过渡区域102和原胞区域103。晶体管中间区域为原胞区域103，终端区域101围绕原胞区域103一圈，保证器件的击穿稳定性。原胞区域103与终端区域101过渡之处为过渡区域102。沿着原胞区域103、过渡区域102、终端区域101的纵向剖面，从下到上依次为：p+集电极层204、n+场截至层203、n漂移层202、表面pn+交替层201。
所述的p+集电极层204的掺杂浓度范围为5e15～3e16cm-3，掺杂厚度0.5～2μm，集电极效率较低，有利于少数载流子的抽取，开关频率高。
所述的n+场截至层203位于p+集电极层204之上n漂移层202之下，掺杂浓度范围为5e14～6e15cm-3，掺杂厚度为2～20μm，在器件阻断情况下，起到电场截止的作用。
所述的n漂移层202位于n+场截至层203之上、表面pn+交替层201之下，掺杂浓度范围为3e13～1e14cm-3，掺杂厚度为70～150μm，在器件阻断情况下承担主要压降。
所述表面pn+交替层201，p区214与n+区213横向左右交替相间设置，其特征在于：终端区域101的p区域218浮空，起分压环作用，n+区216可以降低可动电荷对表面电场的影响，降低器件高温漏电，提高器件击穿电压稳定性；过渡区域102的p区217与发射极金属相连，起到平衡电位的作用；原胞区域103的p区214与n+区213横向左右交替，相间设置，且掺杂总量基本相等，p区214与n+区213掺杂电荷横向补偿，可降低横向电场，提高器件耐压。
所述表面pn+交替层201，其特征在于：p区域214的浓度与n+区域213的浓度比为np/nn+＝0.8～1.2，p区域214与n+区域213深度比为tp/tn+＝0.9～1.0，有利于降低n+区电场，提高器件击穿电压。p区域214上部pwell区域212深度与n+区域213的深度比为tpwell/tn+＝0.3～0.8，n+区域213的浓度比n漂移区域202高10～100倍，有利于提高整个漂移区的载流子浓度，降低导通电阻。
所述原胞区域103内表面pn+交替层201中，在p区214内设置p+掺杂区215，与发射极金属相连，可以提高器件浪涌电流能力；在n+区213内设置pwell区212，与p区214相连；在pwell区212内设置n++掺杂区211；n++掺杂区211与发射极金属相连；
如图4～图13所示，本发明低导通压降的绝缘栅双极晶体管制备方法步骤具体如下：
步骤001：准备电阻率30～100ohm.cm，厚度500～625μm的n型衬底，并清洗；
步骤002：采用中束流离子注入机，注入剂量1e12～1e13cm-2，能量60～200kev的n型杂质离子，在n型衬底表面形成n+层，如图5所示；
或者利用csd外延或espl外延炉生长一层厚度为6～20μm，浓度为1e15～1e18cm-2的n型外延层。
步骤003：采用p+掩模版，经过涂胶、曝光、湿法腐蚀、去胶等步骤，采用大束流离子注入机，注入剂量为1e13～1e15cm-2、能量为80kev～300kev的p型杂质离子，在衬底表明形成pnpn相间的结构，得到圆片，如图6所示；
步骤004：圆片经过清洗后，在1150℃～1250℃，n2环境下，加热300～500min，在n型衬底表面形成6～20μm交替的pn+区，如图7所示；
步骤005：将步骤004得到的圆片经过清洗后，在1000℃～1100℃，o2环境下，加热120～240min，形成
步骤006：圆片经过涂胶、曝光、湿法腐蚀及去胶，采用active掩模版，在900℃～1100℃，o2环境下，加热120～180min，生长一层
步骤007：采用poly掩模版，圆片经过涂胶、曝光、干法腐蚀、去胶，采用中束流离子注入机，注入剂量为1e13～1e14cm-2，能量为80kev～180kev的p型杂质，再经过清洗后，在1100℃～1200℃，n2环境下，加热120～240min，形成pwell区212，如图9所示；
步骤008：采用nsd掩模版，圆片经过涂胶、曝光、干法腐蚀、去胶，采用大束流离子注入机，注入剂量为1e15～1e16cm-2，能量为80kev～120kev的n型杂质离子，再经过清洗后，在800℃～1000℃，n2环境下，加热30～60min，形成n++211区，如图10所示；
步骤009：利用pecvd设备，先后在步骤008得到的圆片正面沉积
步骤010：采用con掩模版，步骤009得到的圆片经过涂胶、曝光、干法腐蚀、去胶，利用lam90或其它干法刻蚀机腐蚀1～2μm硅，采用大束流离子注入机，注入剂量为5e14～1e15cm2、能量为30kev～180kev的p型杂质离子，采用centru或apl等pvd设备溅射4～6μmalsicu金属，并采用metal掩模版刻蚀金属，形成金属引线，如图11所示；
步骤011：采用pecvd设备，先后在步骤010得到的圆片上沉积
步骤012：对步骤011得到的圆片背面进行减薄，减薄至80～160μm后，在圆片背面采用中束流离子注入机，先注入剂量为5e12～1e14cm-2、能量为300kev～1200kev的n型杂质离子，再注入剂量为5e13～2e14cm-2、能量为60kev～120kev的p型杂质离子，然后在400℃～450℃，n2和h2环境下，加热60～120min，激活杂质离子形成衬底pn结，最后利用金属蒸发台，在圆片背面蒸发一层厚度为0.6～2μm的铝钛镍银(altiniag)金属，形成集电极，如图13所示。